专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

KR1020110007126A 각인된 구조를 갖는 기판 无效
标题翻译：具有暗示结构的基底
公开(公告)号：KR1020110007126A
公开(公告)日：2011-01-21
申请号：KR1020107022732
申请日：2009-04-02
申请人： 암코르 플렉서블즈 크로이츠링엔 엘티디.
发明人： 로밧써,볼프강 , 카이,마이클 , 레인홀드,마티아스 , 베버,크리스찬
IPC分类号： H01L51/40 , H01L51/56
CPC分类号： H01L51/0022 , H05K1/0393 , H05K3/12 , H05K3/388 , H05K2201/0175 , H05K2201/0329
摘要： 수용성 표면 및 수용성 표면 위에 각인된 전도성 및/또는 발광성 유기 폴리머로 이루어진 구조(16)를 갖는 기판에서, 수용성 표면은 기판 위에 배열된 산화물 세라믹(12) 및/또는 금속(14) 물질의 층에 의해 형성된다.

32. 发明公开

KR1020100093492A 적어도 하나의 부품을 장착하기 위한 기판 및 그 제조방법 无效
标题翻译：用于接收至少一个组件的基板和用于生产基板的方法
公开(公告)号：KR1020100093492A
公开(公告)日：2010-08-25
申请号：KR1020100013315
申请日：2010-02-12
申请人： 세미크론 엘렉트로니크 지엠비에치 앤드 코. 케이지
发明人： 크리스티안고블 , 하이코브람 , 울리크헬르만 , 토비아스페이
IPC分类号： H05K1/02
CPC分类号： H01L23/3735 , H01L23/49894 , H01L2224/32225 , H05K1/053 , H05K2201/0175 , H05K2201/0209
摘要： PURPOSE: A substrate for mounting at least one component is provided to efficiently discharge heat from a conductive layer by including an insulation connection layer between a substrate body and a conductive layer. CONSTITUTION: A power semiconductor is mounted on a substrate. A conductive layer(3) is formed on the front and/or rear of a substrate body(1). An insulation connection layer(2) comprises a thermosetting matrix made of preceramic polymer. The insulation connection layer is formed between the substrate body and the conductive layer. The precermaic polymer is filled with the maximum 80 % volume by fillers. The substrate body is a heat sink made of aluminum or copper alloy.
摘要翻译：目的：提供用于安装至少一个部件的基板，以通过在基板主体和导电层之间包括绝缘连接层来有效地从导电层排出热量。构成：功率半导体安装在基板上。导电层（3）形成在基板主体（1）的前部和/或后部。绝缘连接层（2）包括由陶瓷前体聚合物制成的热固性基体。绝缘连接层形成在基体和导电层之间。预制聚合物通过填料填充最大80％的体积。基体是由铝或铜合金制成的散热片。

33. 发明授权

KR100923895B1 프린트 배선판 失效
标题翻译：印刷线路板
公开(公告)号：KR100923895B1
公开(公告)日：2009-10-28
申请号：KR1020087000898
申请日：2006-06-13
申请人： 이비덴 가부시키가이샤
发明人： 가리야다카시
IPC分类号： H01L23/12
CPC分类号： H05K1/11 , H01L23/50 , H01L23/5383 , H01L23/5384 , H01L24/16 , H01L2224/131 , H01L2224/16 , H01L2224/81192 , H01L2224/81815 , H01L2924/0001 , H01L2924/00011 , H01L2924/00014 , H01L2924/01012 , H01L2924/01019 , H01L2924/0102 , H01L2924/01025 , H01L2924/01046 , H01L2924/01057 , H01L2924/01078 , H01L2924/01079 , H01L2924/01084 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/19041 , H01L2924/19043 , H01L2924/30105 , H01L2924/30107 , H01L2924/3011 , H05K1/113 , H05K1/162 , H05K3/4602 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09309 , H05K2201/09509 , H05K2201/09518 , H05K2201/096 , H05K2201/09718 , H05K2201/09763 , H05K2201/10674 , H01L2924/014 , H01L2224/13099 , H01L2924/00 , H01L2224/0401
摘要： 1 칩에 2 개의 프로세서 코어 (81A, 81B) 를 포함하는 듀얼 코어 프로세서 (80) 를 탑재할 수 있는 실장부 (60) 와, 각 프로세서 코어 (81A, 81B) 마다 독립적으로 형성된 전원 라인 (12A, 12B), 그라운드 라인 (11A, 11B), 제 1 및 제 2 층상 콘덴서 (40A, 40B) 를 구비한 것이다. 이 때문에, 각 프로세서 코어 (81A, 81B) 의 전위가 순간적으로 저하되더라도 그것에 대응하는 층상 콘덴서 (40A, 40B) 의 작용에 의해 전위의 순간적 저하를 억제할 수 있고, 1 개의 프로세서 코어의 전압이 변동되더라도 그 전압 변동이 나머지 프로세서 코어에 영향을 주지 않기 때문에 오동작이 발생하지도 않는다.
프린트 배선판, 빌드업부, 듀얼 코어 프로세서, 층상 콘덴서

34. 发明公开

KR1020090087106A 전자 컴포넌트 모듈 및 상기 전자 컴포넌트 모듈 형성 방법 无效
标题翻译：电子元件模块及其生产方法
公开(公告)号：KR1020090087106A
公开(公告)日：2009-08-14
申请号：KR1020097013690
申请日：2006-11-30
申请人： 오스람 게엠베하
发明人： 매츠,리차드 , 마에너,루쓰 , 왈터,슈테펜
IPC分类号： H01L23/36 , H01L23/48
CPC分类号： H01L23/3735 , H01L21/4807 , H01L23/142 , H01L2924/0002 , H01L2924/09701 , H05K1/0306 , H05K3/0061 , H05K3/38 , H05K3/4611 , H05K3/4629 , H05K2201/0175 , Y10T29/49117 , H01L2924/00
摘要： The invention relates to an electronic component module with at least one multi-layer ceramic circuit carrier (2, 3) and at least one cooling device comprising at least one cooling body (4). A composite layer (5, 6) is arranged at least in some regions between the ceramic circuit carrier (2, 3) and the cooling device (4). Said composite layer is designed for a reactive connection with the ceramic circuit carrier (2, 3) during a primary process and for connection with the cooling device (4). The invention also relates to a method for the production of said electronic component module. ® KIPO & WIPO 2009
摘要翻译：本发明涉及具有至少一个多层陶瓷电路载体（2,3）和至少一个包括至少一个冷却体（4）的冷却装置的电子部件模块。至少在陶瓷电路载体（2,3）和冷却装置（4）之间的一些区域中布置复合层（5,6）。所述复合层被设计用于在初级过程期间与陶瓷电路载体（2,3）的反应性连接，并且用于与冷却装置（4）连接。本发明还涉及一种用于生产所述电子部件模块的方法。 ®KIPO＆WIPO 2009

35. 发明公开

KR1020090032767A 내장형 박막 캐패시터 有权
标题翻译：嵌入式薄膜电容器
公开(公告)号：KR1020090032767A
公开(公告)日：2009-04-01
申请号：KR1020070098254
申请日：2007-09-28
申请人： 삼성전기주식회사
发明人： 이병화 , 위성권 , 박상수 , 박민철 , 박동석
IPC分类号： H05K1/16 , H05K1/18
CPC分类号： H05K1/162 , H01G4/33 , H05K1/185 , H05K2201/0175
摘要： An embedded thin film capacitor is provided to improve an equivalent series inductance property by improving a magnetic flux offset effect due to a reverse current route. An embedded thin film capacitor comprises a thin film capacitor part(25), a plurality of first outer terminal part(27'), and a plurality of second outer terminal part(28'). The thin film capacitor part is positioned inside an insulating substrate, includes a first electrode layer(21), a dielectric film, and a second electrode layer, and is formed into a rectangular structure having two short sides and two long sides. The first outer terminal part and the second outer terminal part are respectively connected to the first electrode layer and the second electrode layer, and are arranged according to two long sides of the thin film capacitor part by turns.
摘要翻译：提供一种嵌入式薄膜电容器，通过改善由于反向电流路径引起的磁通量偏移效应来提高等效的串联电感特性。嵌入式薄膜电容器包括薄膜电容器部分（25），多个第一外部端子部分（27'）和多个第二外部端子部分（28'）。薄膜电容器部分位于绝缘基板的内部，包括第一电极层（21），电介质膜和第二电极层，并且形成为具有两个短边和两个长边的矩形结构。第一外部端子部分和第二外部端子部分分别连接到第一电极层和第二电极层，并且依次沿着薄膜电容器的两个长边布置。

36. 发明公开

KR1020080100834A 박막 캐패시터 및 그 제조 방법과 컴퓨팅 시스템 有权
标题翻译：用于薄膜电容器制造的印刷电路板，其薄膜电容器和包含其的系统
公开(公告)号：KR1020080100834A
公开(公告)日：2008-11-19
申请号：KR1020087023863
申请日：2007-03-31
申请人： 인텔 코포레이션
发明人： 세후안키아트 , 민용기
IPC分类号： H01G9/00 , H01G4/33
CPC分类号： H05K1/162 , H01G4/33 , H01L23/50 , H01L2224/05571 , H01L2224/05573 , H01L2224/16225 , H01L2224/32225 , H01L2224/73204 , H01L2924/00014 , H05K2201/0175 , H05K2201/0179 , H05K2201/0209 , H05K2201/0355 , H05K2203/013 , Y10T29/42 , H01L2924/00 , H01L2224/05599
摘要： An integrated thin-film capacitor includes a dielectric disposed between a first electrode and a second electrode. The thin-film capacitor includes a dielectric disposed upon the first electrode, and the dielectric exhibits a substantially uniform heat-altered morphology along a line defined by a characteristic dimension thereof. A computing system is also disclosed that includes the thin-film capacitor.
摘要翻译：集成薄膜电容器包括设置在第一电极和第二电极之间的电介质。薄膜电容器包括设置在第一电极上的电介质，并且电介质沿着由其特征尺寸限定的线呈现基本均匀的热改变的形态。还公开了包括薄膜电容器的计算系统。

37. 发明授权

KR100861959B1 산화물 유전층의 형성 방법 및 그 형성 방법으로 얻어진산화물 유전층을 구비한 커패시터층 형성재 失效
标题翻译：氧化物介质层形成方法，以及形成包含由形成方法形成的氧化物介电层的材料的电容器层
公开(公告)号：KR100861959B1
公开(公告)日：2008-10-09
申请号：KR1020077021615
申请日：2006-04-28
申请人： 미쓰이 긴조꾸 고교 가부시키가이샤
发明人： 간노아키히로 , 스기오카아키코 , 아베나오히코 , 나카시마히로타케
IPC分类号： H01L27/108
CPC分类号： H05K1/162 , C04B35/4682 , C04B35/47 , C04B35/624 , C04B2235/3213 , C04B2235/3215 , C04B2235/658 , C04B2235/661 , C23C18/06 , C23C18/1216 , C23C18/1241 , C23C18/1254 , C23C18/1275 , C23C18/1279 , C23C18/1283 , H01G4/1209 , H01G4/33 , H01G13/00 , H05K3/4652 , H05K2201/0175 , H05K2201/0355 , H05K2201/09509
摘要： 본 발명은 졸겔법을 이용하여 유전층을 형성하고, 그 유전층이 에칭액에 의한 손상을 받기 어렵고, 또한 높은 전기용량 등의 유전 특성이 뛰어난 산화물 유전층의 형성 방법을 제공하는 것을 목적으로 한다. 이 목적을 달성하기 위해, 졸겔법에 의한 산화물 유전층의 형성 방법에 있어서, 이하의 (a)∼(c)의 공정을 구비하는 것을 특징으로 하는 산화물 유전층의 형성 방법 등을 채용한다. (a) 공정: 원하는 산화물 유전층을 제조하기 위한 졸겔 용액 제조를 위한 용액 제조 공정. (b) 공정: 상기 졸겔 용액을 금속 기재의 표면에 도공하고, 산소 함유 분위기 중에서 건조하고, 산소 함유 분위기 중에서 열분해를 행하는 일련의 공정을 1단위공정으로 하고, 이 1단위공정을 복수회 반복함에 있어, 1단위공정과 1단위공정의 사이에 임의로 550℃∼1000℃의 불활성 가스 치환 등의 예비 소성 처리를 하여 막두께 조정을 행하는 도공 공정. (c) 공정: 최종적으로 550℃∼1000℃의 불활성 가스 치환 등의 소성 처리를 행하여 유전층으로 하는 소성 공정.
산화물 유전층, 커패시터층 형성재

38. 发明公开

KR1020080007124A 다층 배선 기판 및 그 제조 방법 无效
标题翻译：多层布线基板及其制造方法
公开(公告)号：KR1020080007124A
公开(公告)日：2008-01-17
申请号：KR1020070069940
申请日：2007-07-12
申请人： 신꼬오덴기 고교 가부시키가이샤
发明人： 스노하라마사히로
IPC分类号： H05K3/46
CPC分类号： H05K3/467 , H01L23/49822 , H01L23/49827 , H01L23/49894 , H01L23/5383 , H01L23/5384 , H01L2924/0002 , H05K3/28 , H05K3/4602 , H05K2201/0175 , H05K2201/0179 , H05K2201/0195 , H05K2201/09518 , H05K2203/1338 , H01L2924/00
摘要： A multilayer wiring substrate and a manufacturing method thereof are provided to increase a wiring density of the multilayer wiring substrate by minimizing a thermal stress applied to a via. A multilayer wiring substrate includes plural wiring layers(13a-13e), interlayer dielectrics(15ab,15bc,15cd,15de), and a via(17'). The via couples upper and lower wiring layers with each other through at least two interlayer dielectrics. At least some of the interlayer dielectrics are made of an inorganic insulation film. The via couples the upper and lower wiring layers through at least two interlayer dielectrics. The via between the upper and lower wiring layers is made of a single via which penetrates the inorganic interlayer dielectrics. All of the interlayer dielectrics are made of the inorganic insulation films according to a cold CVD(Chemical Vapor Deposition) process.
摘要翻译：提供多层布线基板及其制造方法，以通过使施加到通孔的热应力最小化来增加多层布线基板的布线密度。多层布线基板包括多个布线层（13a-13e），层间电介质（15ab，15bc，15cd，15de）和通孔（17'）。通孔通过至少两个层间电介质将上和下布线层彼此连接。至少一些层间电介质由无机绝缘膜制成。通孔通过至少两个层间电介质将上和下布线层耦合。上下布线层之间的通孔由穿过无机层间电介质的单个通孔制成。所有的层间电介质均由根据冷CVD（化学气相沉积）工艺的无机绝缘膜制成。

39. 发明授权

KR100793916B1 인쇄회로기판 내장형 커패시터의 제조방법 失效
标题翻译：嵌入在PCB中的电容器的制造工艺
公开(公告)号：KR100793916B1
公开(公告)日：2008-01-15
申请号：KR1020060031099
申请日：2006-04-05
申请人： 삼성전기주식회사
发明人： 이승은 , 정율교 , 강형동 , 진현주
IPC分类号： H05K3/02 , H05K1/16
CPC分类号： H04R19/00 , H05K1/162 , H05K2201/0175 , H05K2201/0179 , H05K2201/0355 , H05K2201/09309 , H05K2203/0346 , H05K2203/0353 , Y10T29/417 , Y10T29/42 , Y10T29/43 , Y10T29/435
摘要： 본 발명은 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것으로서, 특히, 보강기재 및 그 양면에 적층된 동박으로 이루어진 CCL 기판을 준비하는 단계와, 상기 CCL 기판의 동박 표면을 평탄화하는 단계와, 상기 평탄화된 CCL 기판을 순차적으로 세정 및 건조하는 단계와, 상기 세정 및 건조된 동박 표면 상에 유전층을 형성하는 단계 및 상기 유전층 상에 상부전극을 형성하는 단계를 포함하는 인쇄회로기판 내장형 커패시터의 제조방법에 관한 것이다.
내장형 커패시터, CCL, 동박, 결함, 평탄화, 연마

40. 发明公开

KR1020070108256A 커패시터층 형성재 및 그 커패시터층 형성재의 제조 방법 无效
标题翻译：电容层形成材料和电容层形成材料的生产方法
公开(公告)号：KR1020070108256A
公开(公告)日：2007-11-08
申请号：KR1020077021807
申请日：2006-04-28
申请人： 미쓰이 긴조꾸 고교 가부시키가이샤
发明人： 아베나오히코 , 스기오카아키코 , 간노아키히로 , 나카시마히로타케
IPC分类号： H01G13/00 , H01G4/33
CPC分类号： H05K1/162 , H01G4/1209 , H01G4/206 , H01G4/33 , H05K2201/0175 , H05K2203/1147 , Y10T428/265 , Y10T428/266
摘要： A capacitor layer forming material which can reduce the leak current of a capacitor circuit provided with a dielectric layer formed by either one of a sol-gel method, a MOCVD method and a sputtering vapor deposition method. The capacitor layer forming material comprises a first conductive layer used for upper electrode forming, a second conductive layer used for lower electrode forming, and a dielectric layer formed between the two layers, characterized in that the dielectric layer is an oxide dielectric film formed by either one of a sol-gel method, a MOCVD method and a sputtering vapor deposition method, and a resin component is impregnated between particles constituting the oxide dielectric film. A method of producing the capacitor layer forming material characterized by comprising the steps of forming an oxide dielectric film on the surface of the constituting material of a lower electrode by either one of a sol-gel method, a MOCVD method and a sputtering vapor deposition method, impregnating resin varnish on the surface of the oxide dielectric film, resin-drying and resin-hardening the resultant product to form a dielectric layer, and then providing an upper electrode constituting layer on the dielectric layer.
摘要翻译：一种电容器层形成材料，其可以减小设置有通过溶胶 - 凝胶法，MOCVD法和溅射气相沉积法中的任一种形成的电介质层的电容器电路的漏电流。电容器层形成材料包括用于上电极形成的第一导电层，用于下电极形成的第二导电层和形成在两层之间的电介质层，其特征在于，介电层是由溶胶 - 凝胶法，MOCVD法和溅射气相沉积法中的一种，并且在构成氧化物电介质膜的颗粒之间浸渍树脂成分。一种制造电容器层形成材料的方法，其特征在于包括以下步骤：通过溶胶 - 凝胶法，MOCVD法和溅射气相沉积法中的任何一种在下电极的构成材料的表面上形成氧化物电介质膜在氧化物电介质膜的表面上浸渍树脂清漆，对所得产物进行树脂干燥和树脂硬化以形成电介质层，然后在电介质层上提供上电极构成层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式