专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

KR1020070037795A 표시 장치의 게이트 구동회로 无效
标题翻译：用于显示装置的门驱动电路
公开(公告)号：KR1020070037795A
公开(公告)日：2007-04-09
申请号：KR1020050092817
申请日：2005-10-04
申请人： 삼성전자주식회사
发明人： 이명우 , 어기한 , 박상진
IPC分类号： G09G3/20 , G02F1/133 , H03K23/44
CPC分类号： G09G3/3674 , G09G2300/0426 , G09G2320/0219 , H01L29/78651 , H03K19/0136 , H03K23/44
摘要： 구현이 간단한 표시 장치의 게이트 구동회로가 개시된다. 복수의 스테이지들로 구성되어 스테이지들로부터 출력된 게이트 신호들을 해당하는 게이트 배선들에 각각 출력하는 표시 장치의 게이트 구동회로에서 각 스테이지는 제1 풀업 구동 제어부, 풀업 구동부, 풀다운 구동부, 유지부 및 인버팅부를 포함한다. 제1 풀업 구동 제어부는 이전 스테이지의 게이트 신호를 수신하고 제어신호를 출력한다. 풀업 구동부는 제어신호에 응답하여 외부로부터 입력된 제1 클럭신호에 대응하는 게이트 신호를 제1 출력단으로 출력한다. 풀다운 구동부는 제2 클럭신호에 응답하여 게이트 신호를 풀다운시킨다. 유지부는 제1 클럭신호에 응답하여 전원전압으로 게이트 신호를 풀다운 상태로 유지시킨다. 인버팅부는 게이트 신호에 응답하여 게이트 신호에 대해 역위상을 갖는 인버팅 신호를 제2 출력단으로 출력한다. 이에 따라, 게이트 구동회로의 제어신호를 이용하여 인버팅 신호를 출력함으로써 표시 장치의 회로 구현을 보다 간단화할 수 있다.
인버터 회로, 게이트 신호, 쉬프트 레지스터

32. 发明授权

KR100614780B1 고속 계수 생성 방법 및 회로 有权
标题翻译：用于生产高速计数的方法和电路
公开(公告)号：KR100614780B1
公开(公告)日：2006-08-25
申请号：KR1019997008088
申请日：1998-03-05
申请人： 마이크론 테크놀로지 인코포레이티드
发明人： 만닝트로이에이.
IPC分类号： H03K23/44
CPC分类号： H03K23/44 , H03K23/54
摘要： 계수기 회로가 2개의 위상 시프트된 클록들에 의해 구동되는 일련의 레지스터들을 포함한다. 계수기 회로 내의 클록 발생기는 레지스터 각각을 구동시키기 위한 4개의 비대칭 클록 신호를 발생시킨다. 레지스터들은, 각각 2 세트의 스위치들을 갖는 입력단 및 출력단으로부터 형성된다. 단(stage) 각각의 제 1 스위치 세트가 비대칭 클록들에 응답하여 출력단으로 공급 전압을 제공한다. 제 2 스위치 세트는 비대칭 클록들에 응답하여 출력단을 접지시킨다. 스위칭 회로의 응답도를 가속화시키기 위해, 절연 스위치들은 쌍을 이루는 제 1 스위치 세트들을 제 2 스위치 세트의 스위칭 동안 출력단으로부터 결합 해제하며, 이에 의해 제 2 스위치 세트에 의한 출력단의 로딩(loading)을 제거한다.
계수기 회로, 레지스터, 스위칭 회로, 응답도, 비대칭 클록

33. 发明公开

KR1020060044119A 쉬프트 레지스터 有权
标题翻译：移位寄存器
公开(公告)号：KR1020060044119A
公开(公告)日：2006-05-16
申请号：KR1020040091928
申请日：2004-11-11
申请人： 엘지디스플레이 주식회사
发明人： 장용호 , 김빈 , 윤수영
IPC分类号： G09G3/36
CPC分类号： G09G3/3674 , G09G2310/0286 , G11C19/28 , H03K23/44
摘要： 본 발명은 액정패널의 게이트 라인에 공급되는 스캔펄스의 왜곡을 방지할 수 있는 쉬프트 레지스터에 관한 것으로, 액정패널의 게이트 라인들을 구동하기 위한 게이트 드라이버에 구비된 쉬프트 레지스터에 있어서, 타이밍 콘트롤러부터의 클럭펄스들에 응답하여, 다수개의 스캔펄스를 그들의 펄스폭의 소정 구간이 서로 중첩되도록 순차적으로 출력하고, 이들을 상기 게이트 라인들에 순차적으로 공급하는 것을 특징으로 한다.
액정표시장치, 쉬프트 레지스터, 게이트 라인, 저항, 커패시턴스, 왜곡
摘要翻译：本发明涉及一种移位寄存器，其能够防止提供给液晶面板的栅极线的扫描脉冲的失真，在设置在用于驱动液晶面板的栅极线的栅极驱动器中的移位寄存器中，响应于这些脉冲，顺序输出多个扫描脉冲，使得它们的脉冲宽度的预定间隔彼此重叠，并且将它们顺序地提供给栅极线。

34. 发明公开

KR1020000076002A 고속 계수 생성 방법 및 회로 有权
标题翻译：用于快速系数生成的方法和电路
公开(公告)号：KR1020000076002A
公开(公告)日：2000-12-26
申请号：KR1019997008088
申请日：1998-03-05
申请人： 마이크론 테크놀로지 인코포레이티드
发明人： 만닝트로이에이.
IPC分类号： H03K23/44
CPC分类号： H03K23/44 , H03K23/54
摘要： 계수기회로가 2개의이상클록에의해구동된일련의레지스터를포함한다. 계수기회로내의클록발생기는각각의레지스터를구동시키기위해 4개의동기클록신호를발생시킨다. 레지스터는 2세트의스위치를각각가지고있는입력및 출력단으로형성된다. 각단내의제 1 세트의스위치가동기클록에응답하여출력된단으로공급전압을제공한다. 제 2 세트의스위치는동기클록에응답하여출력단으로접지를공급한다. 스위칭회로의응답도를가속화시키기위해, 절연스위치는제 2 세트의스위치의전환중에출력단으로부터각 쌍내의제 1 세트의스위치를해제하여, 제 2 세트의스위치를제외한단의적재를수신한다.
摘要翻译：计数器电路包括一系列由两个或更多时钟驱动的寄存器。计数器电路中的时钟发生器产生四个同步时钟信号来驱动每个寄存器。寄存器形成为输入和输出级，每个级具有两组开关。并且每级中的第一组开关提供响应于同步时钟的电源电压。响应于同步时钟，第二组开关将接地提供给输出。为了加快所述开关电路的响应图中，隔离开关是通过在每一对从输出端所述第一组开关中的第二组开关的过渡期间关闭，并且接收装载的端部，除了所述第二组的开关。

35. 发明授权

KR100165127B1 고속 주파수 분할기 회로 失效
标题翻译：高速分路电路
公开(公告)号：KR100165127B1
公开(公告)日：1999-03-20
申请号：KR1019920701747
申请日：1990-12-05
申请人： 사르노프 코포레이션
发明人： 셰넹리
IPC分类号： H03K21/00
CPC分类号： H03K23/44
摘要： 주파수 분할기는 제1주파수신호와 제1주파수의 약수인 적어도 하나의 클럭신호를 수신한다. 제1주파수신호는 각 제1주파수 싸이클에 한번씩 저장터미날을 충전하고, 약수 주파수신호는 각 약수 주파수 싸이클에 한번씩 저장터미날을 방전한다. 방전된 저장터미날은 저장터미날이 방전될때 제1주파수신호에 의해 리세트되는 주파수 분할기 출력을 세트한다.
약수 주파수 클럭신호는 분할기의 동작 주파수를 증가시키기 위하여 출력으로부터 피드백 경로대신에 저장터미날을 제어하기 위해 사용된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式