会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 31. 发明公开
    • 강유전체 캐패시터 및 그 제조 방법
    • 电磁电容器及其制造方法
    • KR1020050067441A
    • 2005-07-04
    • KR1020030098424
    • 2003-12-29
    • 에스케이하이닉스 주식회사
    • 김남경염승진
    • H01L27/105
    • 본 발명은 강유전체막이 형성되는 하부구조(하부전극과 층간절연막)가 서로 다른 성장메카니즘을 제공함에 따른 강유전체막의 결정화 불량 및 결정성장 불량을 방지하는데 적합한 강유전체 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 이를 위해 본 발명은 반도체 기판 상부에 층간절연막을 형성하는 단계, 상기 층간절연막을 관통하여 상기 반도체 기판과 연결되는 스토리지노드콘택을 형성하는 단계, 상기 층간절연막 상에 상기 스토리지노드콘택에 연결되는 하부전극을 형성하는 단계, 상기 층간절연막 상에 상기 하부전극 표면을 노출시키면서 이웃한 상기 하부전극 사이를 절연시키는 제1강유전체막을 형성하는 단계, 상기 하부전극과 상기 제1강유전체막을 모두 덮는 제2강유전체막을 형성하는 단계, 및 상기 제2강유전체막 상에 상부전극 을 형성하는 단계를 포함한다.
    • 33. 发明授权
    • 반도체 장치의 캐패시터 제조방법
    • KR100476373B1
    • 2005-03-17
    • KR1020020086291
    • 2002-12-30
    • 에스케이하이닉스 주식회사
    • 김남경염승진
    • H01L27/108
    • 본 발명은 고집적 반도체 장치의 캐패시터의 유전체 박막이 제조공정상에서 균일한 결정성을 갖도록 하여 반도체 장치의 동작상의 신뢰성이 향상된 캐패시터 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 기판상에 하부전극용 금속막을 형성하는 단계;상기 하부전극용 금속막상에 유전체 박막을 형성하는 단계; 상기 유전체 박막상에 버퍼용 금속막을 형성하는 단계; 상기 유전체 박막의 결정화를 위한 열공정을 실시하는 단계; 상기 하부전극용 전도막,상기 유전체 박막 및 상기 버퍼용 금속막을 동시에 패터닝하여 하부전극 및 패터닝된 유전체 박막과 패터닝된 버퍼용 금속막을 형성하는 단계; 상기 패터닝된 버퍼용 금속막을 포함하는 전체구조 상에 층간절연막을 형성하는 단계; 상기 패터닝된 버퍼용 금속막이 노출되도록 화학적기계적연마 공정으로 상기 층간절연막을 연마하는 단계; 및 패터닝된 상기 버퍼용 금속막 상에 상부전극을 형성하는 단계를 포함하는 반도체 장치의 캐패시터 제조방법을 제공한다.
    • 35. 发明公开
    • 배리어메탈의 산화를 방지하기 위한 산소확산방지막을구비하는 강유전체 캐패시터의 제조 방법
    • 用于制造具有氧扩散阻挡层的氧化电容器的方法,用于防止没有附加蚀刻工艺的掩模金属的氧化和用于去除覆盖膜的掩模
    • KR1020050003145A
    • 2005-01-10
    • KR1020030043281
    • 2003-06-30
    • 에스케이하이닉스 주식회사
    • 최은석염승진
    • H01L27/105
    • PURPOSE: A method for manufacturing a ferroelectric capacitor is provided to prevent oxidation of a barrier metal film of a storage node contact by forming an oxygen diffusion barrier layer between a lower electrode and an interlayer dielectric. CONSTITUTION: A first interlayer dielectric(32) is formed on a substrate(31) defined with a cell region and a peripheral region. A lower electrode(35) is formed on the first interlayer dielectric on the cell region. An oxygen diffusion barrier layer(36a) is formed on the first interlayer dielectric containing the lower electrode. A planarization insulating layer(37a) is filled between the lower electrodes. The planarization insulating layer and the oxygen diffusion barrier layer on the peripheral region are removed. The planarization insulating layer on the cell region is selectively removed. A second interlayer dielectric is formed to surround the sides of the oxygen diffusion barrier layer. A ferroelectric film and an upper electrode are sequentially formed on the lower electrode.
    • 目的:提供一种制造铁电电容器的方法,用于通过在下电极和层间电介质之间形成氧扩散阻挡层来防止存储节点接触的阻挡金属膜的氧化。 构成:在由单元区域和外围区域限定的基板(31)上形成第一层间电介质(32)。 在电池区域的第一层间电介质上形成下电极(35)。 在包含下电极的第一层间电介质上形成氧扩散阻挡层(36a)。 平面化绝缘层(37a)填充在下电极之间。 外围区域上的平坦化绝缘层和氧扩散阻挡层被去除。 选择性地去除单元区域上的平坦化绝缘层。 形成第二层间电介质以包围氧扩散阻挡层的侧面。 在下电极上依次形成铁电体膜和上电极。
    • 36. 发明公开
    • 강유전체 메모리 소자의 제조방법
    • 使用三步快速热处理制造电介质存储器件的方法
    • KR1020050000898A
    • 2005-01-06
    • KR1020030041490
    • 2003-06-25
    • 에스케이하이닉스 주식회사
    • 김남경염승진
    • H01L27/105
    • PURPOSE: A method for manufacturing a ferroelectric memory device is provided to minimize thermal budget and to easily grow perovskite site by using three-step RTP(Rapid Thermal Processing). CONSTITUTION: A lower electrode is formed on a semiconductor substrate. A ferroelectric thin film having perovskite structure as a dielectric film is deposited on the lower electrode. The ferroelectric film is annealed by three-step RTP. That is, the first RTP is performed to uniformly generate the perovskite site under the temperature of 100-625°C, the second RTP is performed to control the crystal orientation of the ferroelectric film under the temperature of 625-750°C, and the third RTP is performed to grow large perovskite site under the temperature of 750-1000°C.
    • 目的:提供一种用于制造铁电存储器件的方法,以通过使用三步骤RTP(快速热处理)来最小化热量预算和容易地生长钙钛矿部位。 构成:在半导体衬底上形成下电极。 具有钙钛矿结构的铁电薄膜作为电介质膜沉积在下电极上。 铁电薄膜通过三步RTP进行退火。 也就是说,在100-625℃的温度下进行第一RTP以均匀地生成钙钛矿部位,执行第二RTP以在625-750℃的温度下控制铁电体膜的晶体取向, 执行第三RTP以在750-1000℃的温度下生长大的钙钛矿部位。
    • 37. 发明公开
    • 비스무스계 강유전체막 제조를 위한 소스용액 및 그의 합성방법
    • 用于制备基于双晶硅的电介质膜的源解决方​​案及其制备方法
    • KR1020040069412A
    • 2004-08-06
    • KR1020030005774
    • 2003-01-29
    • 에스케이하이닉스 주식회사
    • 김남경염승진
    • H01B3/00
    • PURPOSE: A source solution for the preparation of a bismuth-based ferroelectric film and its preparation method are provided, to allow the Perovskite structure to be formed easily at a low temperature by accelerating the degradation reaction between sources, thereby improving the crystallinity of a thin film. CONSTITUTION: The method comprises the steps of preparing a metal alkoxide of a metal element A selected from the group consisting of Ti, Nb and Ta; hydrolyzing the metal alkoxide to prepare a source solution of a metal element A; and dissolving the source solution of a metal element A, a metal element B selected from Sr and La and bismuth (Bi) in a mixture solvent to prepare a source solution for the preparation of a bismuth-based ferroelectric film. Preferably the source of a metal element B is Sr(OCOC7H15)5 or La(OCOC7H15)3; and the source of Bi is Bi(OCOC7H15)3.
    • 目的:提供一种用于制备铋基铁电薄膜的源解决方​​案及其制备方法,通过加速源之间的降解反应,可以在低温下容易地形成钙钛矿结构,从而提高薄膜的结晶度 电影。 构成:该方法包括制备选自Ti,Nb和Ta的金属元素A的金属醇盐的步骤; 水解金属醇盐以制备金属元素A的源溶液; 并将金属元素A,选自Sr和La的金属元素B和Bi(Bi)的源溶液溶解在混合溶剂中以制备用于制备铋基强电介质膜的源溶液。 优选地,金属元素B的源是Sr(OCOC 7 H 15)5或La(OCOC 7 H 15)3; Bi的来源是Bi(OCOC7H15)3。
    • 38. 发明公开
    • 반도체 장치의 캐패시터 제조방법
    • 用于制造半导体器件电容器的方法
    • KR1020040059750A
    • 2004-07-06
    • KR1020020086252
    • 2002-12-30
    • 에스케이하이닉스 주식회사
    • 최은석염승진
    • H01L27/108
    • PURPOSE: A method for fabricating a capacitor of a semiconductor device is provided to save money by eliminating the necessity of a CMP(chemical mechanical polishing) process when a lower electrode is formed and a planarization process is performed, and to more reliably fabricate a capacitor by preventing the surface of the lower electrode from being damaged by a CMP process. CONSTITUTION: A metal layer for a lower electrode is formed on a substrate(20). A buffer layer for an etch-back process is formed on the metal layer for the lower electrode, made of a material having different etch selectivity from that of the metal layer. The metal layer for the lower electrode and the buffer layer are selectively removed to form the lower electrode and a buffer layer pattern. An interlayer dielectric is formed to cover the lower electrode and the buffer layer pattern. An etch-back process is performed to remove the interlayer dielectric to the lower part of the buffer layer. The buffer layer is eliminated. A dielectric thin film is formed on the lower electrode. An upper electrode is formed on the dielectric thin film.
    • 目的:提供一种制造半导体器件的电容器的方法,以便在形成下电极并执行平面化处理时,通过消除CMP(化学机械抛光)处理的必要性来节省成本,并且更可靠地制造电容器 通过防止下部电极的表面被CMP处理损坏。 构成:在基板(20)上形成用于下电极的金属层。 在用于下电极的金属层上形成用于回蚀工艺的缓冲层,由与金属层的蚀刻选择性不同的材料制成。 选择性地去除用于下电极和缓冲层的金属层以形成下电极和缓冲层图案。 形成层间电介质以覆盖下电极和缓冲层图案。 执行回蚀处理以将层间电介质去除到缓冲层的下部。 缓冲层被消除。 在下电极上形成电介质薄膜。 在电介质薄膜上形成上电极。
    • 39. 发明公开
    • 캐패시터 및 그를 구비하는 비휘발 소자의 제조 방법
    • 用于制造具有该非挥发性装置的电容器和方法
    • KR1020040058683A
    • 2004-07-05
    • KR1020020085054
    • 2002-12-27
    • 에스케이하이닉스 주식회사
    • 김남경권순용염승진
    • H01L27/105
    • H01L27/11502H01L27/11507H01L28/56
    • PURPOSE: A capacitor and a method for manufacturing a non-volatile device having the same are provided to reduce fatigue of a ferroelectric film by using an oxygen-vacancy compensation layer. CONSTITUTION: The first and second interlayer dielectrics(36,39) are sequentially formed on a semiconductor substrate(31) with transistors. Storage node contacts(40) are formed through the first and second interlayer dielectric to contact a source/drain of the transistor. A lower electrode is formed on each storage node contact. An isolated insulating layer(46) is formed on the second interlayer dielectric to enclose the lower electrode. A ferroelectric film(47) is formed thereon. An oxygen-vacancy compensation layer(48) is formed on the ferroelectric layer. Then, an upper electrode(49) is formed on the oxygen-vacancy compensation layer.
    • 目的:提供一种用于制造具有该电容器的非易失性器件的电容器和方法,以通过使用氧空位补偿层来减少铁电体膜的疲劳。 构成:第一和第二层间电介质(36,39)依次形成在具有晶体管的半导体衬底(31)上。 存储节点触点(40)通过第一和第二层间电介质形成以接触晶体管的源极/漏极。 在每个存储节点接触件上形成下电极。 隔离绝缘层(46)形成在第二层间电介质上以封闭下电极。 在其上形成铁电体膜(47)。 在该强电介质层上形成氧空位补偿层(48)。 然后,在氧空位补偿层上形成上电极(49)。
    • 40. 发明公开
    • 반도체 장치의 형성방법
    • 制造半导体器件的方法
    • KR1020040001912A
    • 2004-01-07
    • KR1020020037246
    • 2002-06-29
    • 에스케이하이닉스 주식회사
    • 김남경염승진
    • H01L21/28
    • PURPOSE: A method for manufacturing a semiconductor device is provided to be capable of stably forming a contact plug. CONSTITUTION: An interlayer dielectric(22) is formed on a semiconductor substrate(20) having an active region(21). A contact hole is formed by selectively etching the interlayer dielectric to expose the active region(21). An ohmic contact layer(23) is formed on the active region. A contact plug(24) is then formed by filling a conductive layer into the contact hole. A nitride layer(25) as a diffusion barrier is then formed by reacting the exposed conductive layer and plasma treated nitrogen.
    • 目的:制造半导体器件的方法能够稳定地形成接触插塞。 构成:在具有有源区(21)的半导体衬底(20)上形成层间电介质(22)。 通过选择性地蚀刻层间电介质以暴露有源区(21)形成接触孔。 在有源区上形成欧姆接触层(23)。 然后通过将导电层填充到接触孔中而形成接触插塞(24)。 然后通过暴露的导电层和等离子体处理的氮反应形成作为扩散阻挡层的氮化物层(25)。