会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 21. 发明公开
    • 스마트 라벨
    • SMART标签
    • KR1020040015608A
    • 2004-02-19
    • KR1020020047892
    • 2002-08-13
    • 한화테크윈 주식회사
    • 한성영함혜숙
    • G06K19/077
    • PURPOSE: A smart label is provided to connect the first and the second terminal in a more simple,manner and to improve the performance for an antenna recognition distance by connecting the first and second terminal using a conductive mental, thereby reduce the electrical resistance between there. CONSTITUTION: The smart label includes a supporting part(21) formed by an insulating material, a chip(22) mounted on the supporting part, the antenna(23) including the terminals(24,26) on each end and electrically connecting with the chip in a predetermined section in a loop shape on one side of the supporting part, and a connecting part(27) connecting with the terminals with each other. The connecting part and one of the antenna terminals are jointed with each other by a jointing tool.
    • 目的:提供一种智能标签,以更简单的方式连接第一和第二端子,并通过使用导电精神连接第一和第二端子来改善天线识别距离的性能,从而降低其间的电阻 。 构成:智能标签包括由绝缘材料形成的支撑部分(21),安装在支撑部分上的芯片(22),天线(23)包括在每一端上的端子(24,26),并与 在支撑部分的一侧上以环形形状的预定部分切割,以及与端子彼此连接的连接部分(27)。 连接部和天线端子中的一个通过接合工具相互连接。
    • 22. 发明公开
    • 투피스형 반도체 패키지의 제조방법
    • 制造双层型半导体封装的方法
    • KR1020020050557A
    • 2002-06-27
    • KR1020000079732
    • 2000-12-21
    • 한화테크윈 주식회사
    • 한성영류재철
    • H01L23/13
    • H01L2224/48091H01L2224/73265H01L2924/181H01L2924/00014H01L2924/00012
    • PURPOSE: A fabrication method of two-piece type semiconductor packages is provided to simultaneously manufacture a number of unit semiconductor packages without micro cracks by completing each unit semiconductor package through punching a frame formed with a number of semiconductor packages using slots for easy punching process. CONSTITUTION: A fabrication method of two-piece type semiconductor packages comprises a first step(S10) preparing a two-piece type frame formed with a stiffener and a heatsink, a second step(S20) forming a number of slots on the stiffener and heatsink, a third step(S30) sticking the stiffener with the heatsink using an adhesive tape, a fourth step(S40) sticking a circuit pattern formed tape on the stiffener, a fifth step(S50) forming a semiconductor package, a sixth step(S60) punching using the slots formed at edge portions of the semiconductor package, and a last step(S70) completing unit semiconductor packages.
    • 目的:提供两片式半导体封装的制造方法,通过使用用于容易冲压工艺的槽冲切形成有多个半导体封装的框架来完成每个单元半导体封装,同时制造多个单元半导体封装而没有微裂纹。 构成:二片式半导体封装的制造方法包括:制备由加强件和散热片形成的两件式框架的第一步骤(S10);在加强件和散热器上形成多个槽的第二步骤(S20) 第三步骤(S30)使用粘合带将加强件与散热片粘贴,第四步骤(S40)将电路图案形成的带粘附在加强件上,第五步骤(S50)形成半导体封装,第六步骤(S60 )使用形成在半导体封装的边缘部分处的槽来进行冲压,以及最后步骤(S70)完成单元半导体封装。
    • 23. 发明公开
    • 스탬프트 리드 프레임 금형의 압착 핀 소요 수량 산출 장치 및그 방법
    • 用于计算冲压引线框架中使用的压力数量的装置及其方法
    • KR1020000002548A
    • 2000-01-15
    • KR1019980023371
    • 1998-06-22
    • 한화테크윈 주식회사
    • 한성영
    • G06F9/00
    • PURPOSE: An apparatus for calculating a number of pressure pin used in a stamped lead frame die and a method of the same is provided to determine an exact stripping condition then to calculate the number of pressure pin according to the exact stripping condition. CONSTITUTION: The apparatus for calculating the number of pressure pin used in the stamped lead frame die displays data of a lead frame and a punch on a display screen portion, and a selected order through an order input portion is input by a user. Data input by the user is saved at a data storage portion and the number of the pressure pin is calculated in a control portion for calculating the pressure pin according data of the data storage portion and selection input by the user through the order input portion. In the control portion for calculating the pressure pin, the compression force of the lead frame is calculated by a stripping method, and the compression force of the lead frame is divided with elastic force of the pressure pin, then the number of the pressure pin is calculated. Thereby, it is possible to calculate the exact number of the pressure pin to improve a mechanical design of the pressure pin and to save a design time.
    • 目的:提供一种用于计算在冲压引线框架模具中使用的压脚数量的装置及其方法,以确定精确的剥离条件,然后根据精确的剥离条件计算压脚数。 构成:用于计算在冲压引线框架模具中使用的压脚数量的装置在显示屏部分上显示引线框和冲头的数据,并且通过订单输入部分的选定顺序由用户输入。 用户输入的数据被保存在数据存储部分,并且在用于通过数据存储部分的数据计算压力引脚的控制部分中计算压力引脚的数量,并且通过订单输入部分输入用户的选择。 在用于计算压力销的控制部分中,通过剥离方法计算引线框的压缩力,并且引线框架的压缩力被压力销的弹力分压,然后压脚的数量为 计算。 因此,可以计算出压脚的精确数量,以改善压销的机械设计并节省设计时间。
    • 24. 发明授权
    • 초음파 세정기
    • 超声波清洗机
    • KR100231840B1
    • 1999-12-01
    • KR1019970032826
    • 1997-07-15
    • 한화테크윈 주식회사
    • 한성영
    • B08B9/00
    • 초음파 세정기를 개시한다. 본 발명에 따르면, 제1용기, 상기 제1용기내에 설치되며 세정 대상을 수용하는 제2용기, 상기 제2용기에 충전된 세정액에 진동을 일으키는 초음파 진동자, 상기 제2용기내에 공기 방울을 형성하는 공기 펌프, 상기 제1 용기로부터 배출된 세정액을 상기 제2용기로 순환시키는 순환 펌프 및, 상기 외부 용기로부터 배출된 세정액에 포함된 미립자를 필터링하는 필터를 포함하는 초음파 세정기가 제공된다. 본 발명에 따른 초음파 세정기는 세정 대상의 표면으로부터 미립자를 효과적으로 제거할뿐만 아니라, 필터를 통해 세정액을 순환시킴으로써 미립자가 세정 대상의 표면에 다시 달라붙는 현상을 방지할 수 있다.
    • 26. 发明公开
    • 초음파 세정기
    • 超声波清洗机
    • KR1019990010161A
    • 1999-02-05
    • KR1019970032826
    • 1997-07-15
    • 한화테크윈 주식회사
    • 한성영
    • B08B9/00
    • 초음파 세정기를 개시한다. 본 발명에 따르면, 제 1 용기, 상기 제 1 용기 내에 설치되며 세정 대상을 수용하는 제 2 용기, 상기 제 2 용기에 충전된 세정액에 진동을 일으키는 초음파 진동자, 상기 제 2 용기내에 공기 방울을 형성하는 공기 펌프, 상기 제 1 용기로부터 배출된 세정액을 상기 제 2 용기로 순환시키는 순환 펌프 및, 상기 외부 용기로부터 배출된 세정액에 포함된 미립자를 필터링하는 필터를 포함하는 초음파 세정기가 제공된다. 본 발명에 따른 초음파 세정기는 세정 대상의 표면으로부터 미립자를 효과적으로 제거할뿐만 아니라, 필터를 통해 세정액을 순환시킴으로써 미립자가 세정 대상의 표면에 다시 달라붙는 현상을 방지할 수 있다.
    • 28. 发明公开
    • 반도체 패키지 및 그 제조방법
    • KR1019980078349A
    • 1998-11-16
    • KR1019970015872
    • 1997-04-28
    • 한화테크윈 주식회사
    • 한성영
    • H01L23/48
    • 반도체 패키지 및 그 제조방법을 개시한다. 본 발명에 따른 반도체 패키지 제조방법은 소정 패턴의 본딩패드가 형성된 반도체칩의 일면에 리드프레임의 내부리드를 절연접착하는 제1단계와, 상기 본딩패드와 내부리드를 제외한 부분에 1차 절연층 도포하는 제2단계와, 상기 본딩패드와 소정면적의 내부리드를 제외한 내부리드 및 1차 절연층의 상면에 복수의 절연층을 형성하는 제3단계와, 상기 본딩패드와 상기 소정 면적의 내부리드 및 최상의 절연막 상면에 전도성소재를 도포하는 제4단계와, 상기 절연막 상면에 도포된 전도성소재를 제거하는 제5단계를 포함하여 된 것을 특징으로 한다. 본 발명에 따른 반도체 패키지는 본딩 패드가 형성된 반도체 칩과; 상기 반도체 칩에 전기적으로 연결되는 리드프레임의 내부 리드와; 상기 내부 리드와 상기 반도체 칩을 절연접착하는 절연접착층과; 상기 반도체 칩과 내부 리드를 절연시키기 위해 상기 반도체 칩의 상면에 형성된 1차 절연층과; 상기 내부 리드와 반도체 칩을 전기적으로 연결하는 도금층; 및 상기 1차 절연층위에 형성되며 상기 도금층의 전도성 소재가 유입될 수 있는 도금홈이 형성된 2차 절연층을 포함하여 된 것을 특징으로 한다. 본 발명에 따른 반도체 패키지와 그 제조방법을 채용함으로써, 종래의 와이어 본딩 방식에 비해 초정밀도를 구현할 수 있어 그 신뢰성을 높일 수 있는 방식이다.