专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明公开

KR1020150116074A 반도체 장치 및 그 제조방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150116074A
公开(公告)日：2015-10-15
申请号：KR1020140040415
申请日：2014-04-04
申请人： 삼성전자주식회사
发明人： 김석훈 , 구본영 , 김진범 , 김철 , 이관흠 , 이병찬 , 정수진
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L27/0207 , H01L21/823431 , H01L27/0886 , H01L29/0649 , H01L29/66545 , H01L29/7834 , H01L29/7848
摘要： 반도체장치는, 서로다른제1 영역및 제2 영역을포함하는기판, 상기제1 영역의상기기판상에제공되는제1 활성패턴, 및상기제2 영역의상기기판상에제공되는제2 활성패턴, 상기제1 활성패턴을가로지르는제1 게이트구조체및 상기제2 활성패턴을가로지르는제2 게이트구조체, 상기제1 게이트구조체양 측의상기제1 활성패턴상에배치되는제1 소스/드레인영역들, 상기제2 게이트구조체양 측의상기제2 활성패턴상에배치되는제2 소스/드레인영역들, 및상기제1 영역에한정적으로배치되어상기제1 소스/드레인영역들의각각의하부를덮는보조스페이서들을포함한다.
摘要翻译：半导体器件包括：衬底，其包括不同的第一区域和第二区域，设置在第一区域的衬底上的第一有源图案，设置在第二区域的衬底上的第二有源图案，穿过第一有源图案的第一栅极结构，与第二有源图案交叉的第二栅极结构，布置在第一栅极结构的两侧的第一有源图案上的第一源极/漏极区域，第二源极/漏极区域布置在第二栅极结构的两侧的第二有源图案上，以及辅助间隔物，其被限定地布置在第一区域上并且覆盖第一源极/漏极区域的每个下侧。

22. 发明公开

KR1020150087004A 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법 审中-实审
标题翻译： Fin场效应晶体管选择源和漏区的方法
公开(公告)号：KR1020150087004A
公开(公告)日：2015-07-29
申请号：KR1020140007351
申请日：2014-01-21
申请人： 삼성전자주식회사
发明人： 김진범 , 정성훈 , 이전일 , 김석훈 , 이관흠 , 이초은 , 표유진
IPC分类号： H01L21/336
CPC分类号： H01L29/66795 , H01L21/0223 , H01L21/02252 , H01L21/02326 , H01L21/0234 , H01L21/823418 , H01L21/823431 , H01L21/823821 , H01L27/1211 , H01L29/161 , H01L29/517 , H01L29/66545 , H01L29/6656 , H01L29/785
摘要： 반도체장치의제조방법이제공된다. 이방법은기판을패터닝하여활성패턴을형성하고, 활성패턴을가로지르는게이트패턴을형성하고, 게이트패턴의측벽에게이트스페이서를형성하고, 게이트패턴의상부영역을덮는성장억제층을형성한후, 게이트패턴양측에소오스및 드레인전극들을형성하는것을포함할수 있다. 성장억제층을형성하는것은성장억제층을활성패턴상에서보다게이트패턴상에서두껍게형성하는플라즈마산화공정을포함할수 있다.
摘要翻译：提供一种半导体器件的制造方法。该方法包括以下步骤：通过图案化衬底形成有源图案; 形成与所述活性图案交叉的栅极图案; 在栅极图案的侧壁上形成栅极间隔物; 形成生长抑制层以覆盖所述栅极图案的上部区域; 然后在栅极图案的两侧形成源极和漏极。形成生长抑制层的步骤包括等离子体氧化处理，以与活性图案相比增厚栅极图案上的生长抑制层。

23. 发明公开

KR1020150058666A 도메인 쉐이딩 방법과 이를 수행하는 장치들 审中-实审
标题翻译：用于域缩放的方法和操作其的设备
公开(公告)号：KR1020150058666A
公开(公告)日：2015-05-29
申请号：KR1020130140915
申请日：2013-11-19
申请人： 삼성전자주식회사
发明人： 유창효 , 김석훈
IPC分类号： G06T1/00 , G06T17/20
CPC分类号： G06T1/20 , G06T15/005 , G06T17/20
摘要： 본발명의실시예에따른도메인쉐이딩방법은그래픽스상태데이터를분석하는단계와, 분석의결과에따라싱글-패스도메인쉐이딩을통해제1프리미티브들전부를생성하거나 2-패스도메인쉐이딩을통해상기제1프리미티브들중에서보이는제2프리미티브들만을생성하는단계를포함할수 있다.
摘要翻译：根据本发明的实施例，域阴影方法可以包括以下步骤：分析图形状态数据; 并且通过基于分析结果的双路径域阴影，通过单路径阴影生成所有第一原语或仅在第一原语中看到的第二原语。

24. 发明公开

KR1020140144806A 기판 처리 장치 审中-实审
标题翻译：基板处理装置
公开(公告)号：KR1020140144806A
公开(公告)日：2014-12-22
申请号：KR1020130066681
申请日：2013-06-11
申请人： 삼성전자주식회사
发明人： 정지훈 , 고용선 , 이근택 , 김경섭 , 김석훈 , 오정민 , 전용명 , 조용진
IPC分类号： H01L21/302
CPC分类号： F26B25/06 , H01L21/67017 , H01L21/67109
摘要： 본 발명은 기판 처리 장치에 관한 것이다. 본 발명의 일 실시 예에 따른 기판 처리 장치는 초임계 상태의 공정유체를 이용하여 기판에 대한 건조 공정이 수행될 수 있는 챔버; 상기 챔버로 상기 공정유체를 공급하는 공정유체공급유닛을 포함하되, 상기 공정유체공급유닛은, 상기 공정유체를 저장하는 저장탱크; 연결관으로 상기 저장탱크와 연결되고 공급관으로 상기 챔버와 연결되되, 상기 공정유체가 저장되는 내부공간을 가로지르는 히터를 갖는 변환탱크를 포함한다.
摘要翻译：本发明涉及一种基板处理装置。根据本发明的一个实施方式的基板处理装置包括使用超临界状态的处理流体进行基板的干燥处理的室，以及将处理流体供给到室的处理流体供给单元。处理液供给单元包括存储处理流体的储罐和通过连接管连接到储罐的转化槽，通过供给管与室连接，并且包括与内部空间交叉的内部空间储存加工液。

25. 发明公开

KR1020140117758A 기판 처리 장치 审中-实审
标题翻译：基板处理装置
公开(公告)号：KR1020140117758A
公开(公告)日：2014-10-08
申请号：KR1020130032249
申请日：2013-03-26
申请人： 삼성전자주식회사
发明人： 김석훈 , 전용명 , 고용선 , 김경섭 , 오정민 , 이근택 , 정지훈 , 조용진
IPC分类号： H01L21/02 , H01L21/205 , H01L21/3065
CPC分类号： H01L21/6708 , H01L21/67017 , H01L21/67051
摘要： The present invention relates to a substrate processing apparatus. The substrate processing apparatus, according to an embodiment of the present invention, comprises: a housing; a plurality of opening/closing members for providing a driving force to open/close the housing; a fluid storage member for supplying a fluid to the opening/closing member; and a fluid dispensing unit which is connected to the fluid storage member through a supply line and dispenses the fluid supplied from the fluid storage member to each of the opening/closing members. The fluid dispensing unit includes: dispensing lines connected to each of the opening/closing members by being branched out from the supply line; and a fluid dispensing member located at the position where the dispensing lines are branched out from the supply line.
摘要翻译：本发明涉及一种基板处理装置。根据本发明的实施例的基板处理装置包括：壳体; 多个打开/关闭构件，用于提供打开/关闭壳体的驱动力; 流体存储部件，用于向所述开闭部件供给流体; 以及流体分配单元，其通过供应管线连接到流体存储构件，并将从流体存储构件供应的流体分配给每个打开/关闭构件。流体分配单元包括：通过从供应管线分支而将连接到每个打开/关闭构件的分配管线; 以及位于所述分配线从所述供给线分支出的位置的流体分配构件。

26. 发明公开

KR1020140035680A 반도체 장치 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020140035680A
公开(公告)日：2014-03-24
申请号：KR1020120102241
申请日：2012-09-14
申请人： 삼성전자주식회사
发明人： 원석준 , 김석훈 , 정형석
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/78 , H01L21/28176 , H01L21/28194 , H01L21/823842 , H01L21/823857 , H01L29/4966 , H01L29/513 , H01L29/517 , H01L29/66545
摘要： A semiconductor device is provided. The semiconductor device includes: an interlayer dielectric which is formed on a substrate and includes a trench; a gate insulating layer which is formed in the trench; a diffusion layer which is formed on the gate insulating layer and includes a first diffusion material; a gate metal structure which is formed on the diffusion layer and includes a second diffusion material; and a diffusion barrier layer which is formed between the gate metal structure and the diffusion layer and prevents the second diffusion material in the gate metal structure from being diffused. The first diffusion material diffused from the diffusion layer is on or in the gate insulating layer.
摘要翻译：提供半导体器件。半导体器件包括：层间电介质，其形成在衬底上并且包括沟槽; 形成在沟槽中的栅极绝缘层; 扩散层，其形成在所述栅极绝缘层上并且包括第一扩散材料; 栅极金属结构，其形成在所述扩散层上并且包括第二扩散材料; 以及形成在栅极金属结构和扩散层之间并且防止栅极金属结构中的第二扩散材料扩散的扩散阻挡层。从扩散层扩散的第一扩散材料在栅极绝缘层上或栅极绝缘层中。

27. 发明公开

KR1020130049540A 스트레스 기억 기술(ＳＭＴ)을 이용한 반도체 장치의 제조 방법 审中-实审
标题翻译：使用应力记忆技术（SMT）制造半导体器件的方法
公开(公告)号：KR1020130049540A
公开(公告)日：2013-05-14
申请号：KR1020110114631
申请日：2011-11-04
申请人： 삼성전자주식회사
发明人： 김석훈 , 김상수 , 고정근 , 이선길 , 조진영
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7847 , H01L21/26506 , H01L21/26593 , H01L21/823412 , H01L21/823425 , H01L21/823807 , H01L21/823814 , H01L29/7843
摘要： PURPOSE: A method for manufacturing a semiconductor device using SMT(Stress Memorization Technique) is provided to reduce a defect by controlling a growth speed of a crystal. CONSTITUTION: A substrate with a source region and a drain region is provided(S100). C or N is implanted in an amorphous region(S120). A stress induction layer covering the substrate is formed(S130). The region is recrystallized by thermally processing the substrate(S140). The stress induction layer is removed(S150). [Reference numerals] (S100) Provide a substrate including a gate electrode and source/drain regions; (S110) Perform an amorphizing process for the source/drain regions by performing a PAI process; (S120) Implant C or N in the amorphous source/drain regions; (S130) Form a stress induction layer; (S140) Recrystallize the source/drain regions by thermally processing the substrate; (S150) Remove the stress induction layer
摘要翻译：目的：提供一种使用SMT（应力记忆技术）制造半导体器件的方法，通过控制晶体的生长速度来减少缺陷。构成：提供具有源极区域和漏极区域的衬底（S100）。将C或N注入非晶区域（S120）。形成覆盖基板的应力感应层（S130）。该区域通过热处理基板而重结晶（S140）。去除应力感应层（S150）。（附图标记）（S100）提供包括栅极电极和源极/漏极区域的衬底; （S110）通过执行PAI处理对源/漏区进行非晶化处理; （S120）非晶质源极/漏极区域中的植入物C或N; （S130）形成应力感应层; （S140）通过热处理基板来重新结晶源极/漏极区域; （S150）去除应力感应层

28. 发明公开

KR1020130020221A 반도체 소자 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020130020221A
公开(公告)日：2013-02-27
申请号：KR1020110082715
申请日：2011-08-19
申请人： 삼성전자주식회사
发明人： 김석훈 , 김상수 , 고정근 , 이병찬 , 이선길 , 조진영
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/165 , H01L21/26506 , H01L21/26586 , H01L21/26593 , H01L21/30604 , H01L21/30608 , H01L21/324 , H01L21/76237 , H01L29/0847 , H01L29/1037 , H01L29/6653 , H01L29/66545 , H01L29/6659 , H01L29/66621 , H01L29/66636 , H01L29/7834 , H01L29/7835 , H01L29/7848
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to improve etch selectivity between a phase change region and a semiconductor substrate by removing the phase change region with a wet etching process. CONSTITUTION: An amorphous region is formed by implanting amorphous element ions to a part of a semiconductor substrate(S155). A phase change region is formed by annealing the amorphous region(S157). A concave region is formed by removing the phase change region(S160). A recess region is formed by an anisotropic wet etching process in the concave region. [Reference numerals] (S150) Forming a phase change area by changing a part of a phase on a semiconductor substrate; (S155) Forming an amorphous region by implanting amorphous element ions to a part of the semiconductor substrate; (S157) Annealing the amorphous region; (S160) Forming a concave region by removing a phase change area
摘要翻译：目的：提供半导体器件及其制造方法，以通过用湿法蚀刻工艺去除相变区域来改善相变区域和半导体衬底之间的蚀刻选择性。构成：通过将非晶元素离子注入到半导体衬底的一部分中形成非晶区（S155）。通过退火非晶区域形成相变区域（S157）。通过去除相变区域形成凹区（S160）。通过在凹区域中的各向异性湿蚀刻工艺形成凹部区域。（S150）通过改变半导体基板上的相位的一部分来形成相变区域; （S155）通过将非晶元素离子注入半导体衬底的一部分而形成非晶区; （S157）退火非晶区域; （S160）通过除去相变区域形成凹区域

29. 发明授权

KR102219295B1 반도체 소자 및 이의 제조 방법 有权
公开(公告)号：KR102219295B1
公开(公告)日：2021-02-23
申请号：KR1020140095008
申请日：2014-07-25
申请人： 삼성전자주식회사
发明人： 김석훈 , 김진범 , 이관흠 , 이병찬 , 이초은 , 정수진
IPC分类号： H01L29/786 , H01L21/336
摘要： 미세화된전자소자가포함하는트랜지스터의채널영역에스트레인을가할수 있는스트레인유발층을형성할수 있는반도체소자및 이의제조방법을제공한다. 본발명에따른반도체소자는채널영역을가지는기판, 상기기판상에제공되고상기채널영역의양측에제1 방향을따라서위치되는한 쌍의소스/드레인영역및 상기채널영역상에제공되고상기제1 방향과다른제2 방향을따라서연장되는게이트전극패턴, 상기채널영역과상기게이트전극패턴사이에배치되는게이트유전막및 상기게이트전극패턴과상기게이트유전막의측면을덮는게이트스페이서를포함하는게이트구조체를포함하며, 한쌍의상기소스/드레인영역중 적어도하나의소스/드레인영역은, 제1 스트레인유발층및 제2 스트레인유발층을포함하며, 상기제1 스트레인유발층은상기채널영역의측면과상기제2 스트레인유발층사이에배치되어상기게이트유전막의적어도일부분과접한다.

30. 发明授权

KR102068980B1 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR102068980B1
公开(公告)日：2020-01-22
申请号：KR1020130091594
申请日：2013-08-01
申请人： 삼성전자주식회사
发明人： 김석훈 , 구본영 , 김남규 , 송우빈 , 이병찬 , 정수진
IPC分类号： H01L29/78 , H01L21/336

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式