专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明公开

KR1020110085481A 적층 반도체 패키지 无效
标题翻译：堆叠式半导体封装
公开(公告)号：KR1020110085481A
公开(公告)日：2011-07-27
申请号：KR1020100005294
申请日：2010-01-20
申请人： 삼성전자주식회사
发明人： 이석찬
IPC分类号： H01L23/12
CPC分类号： H01L25/105 , H01L23/34 , H01L23/3672 , H01L23/3677 , H01L23/3736 , H01L23/4334 , H01L23/49816 , H01L24/48 , H01L24/73 , H01L25/16 , H01L2224/16225 , H01L2224/32225 , H01L2224/48227 , H01L2224/73207 , H01L2224/73265 , H01L2225/1052 , H01L2225/1058 , H01L2225/107 , H01L2225/1082 , H01L2225/1088 , H01L2225/1094 , H01L2924/00014 , H01L2924/12042 , H01L2924/1515 , H01L2924/15311 , H01L2924/15331 , H01L2924/181 , H01L2924/3511 , H05K7/20 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： PURPOSE: A stacked semiconductor package is provided to form a heat emitting unit in a printed circuit board with a semiconductor chip or on one side of the printed circuit board, thereby enhancing a heat emitting feature. CONSTITUTION: A first printed circuit board comprises a thermal via(16) and a heat sink(15) which are provided to the lower part of a first semiconductor chip. A second printed circuit board(22) is provided to the lower part of the first printed circuit board. The first semiconductor chip is mounted on the first printed circuit board. The second semiconductor chip is mounted on the second printed circuit board. A first terminal is attached to the lower surface of the first printed circuit board and connects the first printed circuit board with the second printed circuit board. The second electrode terminal is attached to the lower surface of the second printed circuit board. The heat sink comprises the material whose thermal expansion coefficient is the same as the semiconductor chips.
摘要翻译：目的：提供堆叠的半导体封装以在具有半导体芯片的印刷电路板或印刷电路板的一侧上形成发热单元，由此增强发热特征。构成：第一印刷电路板包括设置在第一半导体芯片的下部的热通孔（16）和散热器（15）。第二印刷电路板（22）设置在第一印刷电路板的下部。第一半导体芯片安装在第一印刷电路板上。第二半导体芯片安装在第二印刷电路板上。第一端子附接到第一印刷电路板的下表面，并将第一印刷电路板与第二印刷电路板连接。第二电极端子附接到第二印刷电路板的下表面。散热器包括热膨胀系数与半导体芯片相同的材料。

12. 发明公开

KR1020110024538A 적층형 ＵＳＢ 메모리 장치 및 그 제조 방법 有权
标题翻译：堆叠型USB存储器件及其制造方法
公开(公告)号：KR1020110024538A
公开(公告)日：2011-03-09
申请号：KR1020090082574
申请日：2009-09-02
申请人： 주식회사 에스에프에이반도체
发明人： 김규한
IPC分类号： H01L23/12
CPC分类号： H01L24/73 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/19103 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A stack USB memory device ad a manufacturing method thereof are provided to reduce the size of the stack USB memory device by mounting a passive device, a control semiconductor chip, and a functional semiconductor chip in a recess region of a substrate. CONSTITUTION: A substrate(100) includes one or more recess regions(102). A passive device(110) is mounted on one or more recess regions. A control semiconductor chip(120) is mounted on one or more recess regions. A functional semiconductor chip(130) is mounted on one or more recess regions. An external wiring pattern(108) is formed on a second surface of the substrate.
摘要翻译：目的：提供一种堆叠式USB存储设备及其制造方法，以通过将无源器件，控制半导体芯片和功能半导体芯片安装在衬底的凹陷区域中来减小堆叠式USB存储器件的尺寸。构成：衬底（100）包括一个或多个凹陷区域（102）。无源器件（110）安装在一个或多个凹陷区域上。控制半导体芯片（120）安装在一个或多个凹部区域上。功能性半导体芯片（130）安装在一个或多个凹部区域上。外部布线图案（108）形成在基板的第二表面上。

13. 发明公开

KR1020100069000A 반도체 패키지 失效
标题翻译：半导体封装
公开(公告)号：KR1020100069000A
公开(公告)日：2010-06-24
申请号：KR1020080127529
申请日：2008-12-15
申请人： 하나 마이크론(주)
发明人： 유현오 , 이희봉 , 류기태
IPC分类号： H01L23/34 , H01L23/36
CPC分类号： H01L23/552 , H01L24/73 , H01L25/0657 , H01L2224/0401 , H01L2224/06135 , H01L2224/06136 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/4824 , H01L2224/73204 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06558 , H01L2225/06568 , H01L2924/1515 , H01L2924/15311 , H01L2924/15321 , H01L2924/18161 , H01L2924/3025 , H01L2924/00 , H01L2924/00012
摘要： PURPOSE: A semiconductor package is provided to protect a semiconductor die from an electromagnetic wave and an external shock by arranging a heat sligger formed with a fixed thickness for covering the lower side of a substrate and the semiconductor die. CONSTITUTION: A plurality of first wiring patterns(113) is formed on the upper side(110a) of a substrate(110). A plurality of second wiring patterns(114) is formed on the lower side of the substrate. A first semiconductor die(120) including a bond pad is adhered on the lower side of the substrate. The first conductive wire(130) electrically connects the bond pad of the first semiconductor die and a bond finger of the substrate. A first encapsulant(140) covers the entire center slot of the substrate, the bond pad of the first semiconductor die, and the first conductive wire. A heat sligger(180) is formed into a fixed thickness to cover the lower side of the substrate and the first semiconductor die.
摘要翻译：目的：提供一种半导体封装，通过布置形成有固定厚度的热压板以覆盖基板和半导体管芯的下侧，来保护半导体管芯免受电磁波和外部冲击。构成：在基板（110）的上侧（110a）上形成多个第一布线图案（113）。在基板的下侧形成有多个第二布线图案（114）。包括接合焊盘的第一半导体管芯（120）粘附在基板的下侧。第一导线（130）将第一半导体管芯的接合焊盘与衬底的接合指状电连接。第一密封剂（140）覆盖基板的整个中心狭槽，第一半导体管芯的接合焊盘和第一导线。热夹头180形成为固定的厚度，以覆盖基板和第一半导体管芯的下侧。

14. 发明授权

KR101602537B1 고주파 반도체용 패키지 및 고주파 반도체 장치 有权
标题翻译：用于高频半导体和高频半导体器件的封装
公开(公告)号：KR101602537B1
公开(公告)日：2016-03-10
申请号：KR1020130140787
申请日：2013-11-19
申请人： 가부시끼가이샤 도시바
发明人： 이쿠마요시유키 , 스즈키마사토시
IPC分类号： H01L23/60 , H01L23/34 , H01L23/28
CPC分类号： H01L23/10 , H01L23/045 , H01L23/20 , H01L23/552 , H01L23/66 , H01L24/73 , H01L2224/04042 , H01L2224/05553 , H01L2224/06135 , H01L2224/32245 , H01L2224/45144 , H01L2224/48091 , H01L2224/48227 , H01L2224/49175 , H01L2224/73265 , H01L2924/1515 , H01L2924/15153 , H01L2924/16152 , H01L2924/16172 , H01L2924/16176 , H01L2924/16195 , H01L2924/16251 , H01L2924/00012 , H01L2924/00
摘要： 본발명의일 실시예는, 접지부인금속제기체, 다층배선수지기판, 제1 내부도체막, 덮개를포함하는고주파반도체용패키지를제공한다. 상기다층배선수지기판은, 상기기체의상면에설치되어있으며, 상기기체의표면을노출시키는제1 캐비티가내측에형성된프레임형상이다. 상기제1 내부도체막은, 상기다층배선수지기판의상면및 상기제1 캐비티의내벽면을형성하는면을덮고, 상기기체와전기적으로접속된다. 상기덮개는, 상기다층배선수지기판상에장착되고, 상기제1 캐비티를밀폐하여덮는다.

15. 发明公开

KR1020110133820A 고주파 패키지 有权
标题翻译：高频包
公开(公告)号：KR1020110133820A
公开(公告)日：2011-12-14
申请号：KR1020100053444
申请日：2010-06-07
申请人： 삼성전기주식회사
发明人： 전영호 , 전석택 , 최승용
IPC分类号： H01L23/04 , H01L23/12 , H01P3/08
CPC分类号： H01L23/552 , H01L2224/16225 , H01L2924/1515 , H01L2924/19105
摘要： PURPOSE: A high frequency package is provided to mold individual devices in the high frequency package by a non conductive resin, thereby effectively protecting the individual devices from external shocks. CONSTITUTION: At least one electronic component(16) is mounted on a substrate(11). A groove part is expanded from the top of the substrate and is formed on a side of the substrate. A groove part electrode(13) is electrically connected with an internal ground electrode. The groove part is filled with an insulating mold part(14). A conductive shield part(15) is electrically connected to the groove part electrode.
摘要翻译：目的：提供高频封装，通过非导电树脂来模制高频封装中的各个器件，从而有效地保护各个器件免受外部冲击。构成：至少一个电子部件（16）安装在基板（11）上。槽部从基板的顶部扩展并形成在基板的一侧。槽部电极（13）与内部接地电极电连接。凹槽部分填充有绝缘模具部件（14）。导电屏蔽部分（15）电连接到沟槽部分电极。

16. 发明授权

KR101061359B1 적층형 ＵＳＢ 메모리 장치 및 그 제조 방법 有权
标题翻译：层压USB存储器件及其制造方法
公开(公告)号：KR101061359B1
公开(公告)日：2011-09-01
申请号：KR1020090082575
申请日：2009-09-02
申请人： 주식회사 에스에프에이반도체
发明人： 김규한
IPC分类号： H01L23/12
CPC分类号： H01L24/73 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15313 , H01L2924/19103 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要： 본 발명은, 기판에 형성된 리세스 영역 내에 반도체 칩들을 실장하여 크기를 감소시킬 수 있는 적층형 USB 메모리 장치 및 그 제조 방법을 제공한다. 본 발명의 적층형 USB 메모리 장치는, 리세스 영역을 포함하는 기판; 리세스 영역 내에 실장된 하나 또는 그 이상의 수동 소자들; 리세스 영역 내에 실장된 하나 또는 그 이상의 제어 반도체 칩들; 기판의 제1 표면 상에, 하나 또는 그 이상의 수동 소자들, 하나 또는 그 이상의 제어 반도체 칩들, 또는 이들 모두와 중첩되어 적층되도록 실장된 하나 또는 그 이상의 반도체 메모리 칩들; 및 기판의 제1 표면과 대향하는 제2 표면에 형성된 외부 배선 패턴;을 포함한다.
USB 메모리 장치, 리세스, 적층, 비휘발성 메모리
摘要翻译：本发明提供了一种堆叠式USB存储器件及其制造方法，该堆叠式USB存储器件能够通过将半导体芯片安装在形成于基板中的凹陷区域中而减小尺寸。本发明的层叠型USB存储装置包括：具有凹部区域的基板; 安装在凹陷区域内的一个或多个无源元件; 一个或多个控制半导体芯片安装在凹陷区中; 一个或多个半导体存储器芯片，其与一个或多个无源元件，一个或多个控制半导体芯片或两者以堆叠方式安装在衬底的第一表面上; 并且在与衬底的第一表面相对的第二表面上形成外部布线图案。

17. 发明公开

KR1020110076602A ＢＧＡ 패키지 및 그 제조 방법 无效
标题翻译： BGA封装及其制造方法
公开(公告)号：KR1020110076602A
公开(公告)日：2011-07-06
申请号：KR1020090133349
申请日：2009-12-29
申请人： 하나 마이크론(주)
发明人： 김대진
IPC分类号： H01L23/36 , H01L23/12
CPC分类号： H01L25/0652 , H01L2224/48227 , H01L2224/4824 , H01L2924/1515 , H01L2924/15311 , H01L2924/15321 , H01L2924/15331 , H01L2924/18165 , H01L2924/19107 , H01L2924/3511
摘要： PURPOSE: A ball-grid-array package and a method for manufacturing the same are provided to reduce the stress of thermal expansion by molding the minimum part of the package. CONSTITUTION: A first substrate(100) is composed of three stepped parts. A first loading part is formed on a first stepped part, and a second loading part is formed on a third stepped part. A through hole passing through the first loading part and the second loading part is formed on a second stepped part. A first semiconductor chip(170) is mounted on the first loading part, and a second semiconductor chip(160) is mounted on the second loading part. A first mold(150) molds the first loading part. The first substrate is mounted on a second substrate(180), and an external connecting terminal is formed on the second substrate. A second mold(200) is molded to expose the first substrate.
摘要翻译：目的：提供球栅阵列封装及其制造方法，以通过模制封装的最小部分来减少热膨胀的应力。构成：第一基板（100）由三个台阶部分组成。第一装载部分形成在第一阶梯部分上，第二装载部分形成在第三阶梯部分上。穿过第一装载部分和第二装载部分的通孔形成在第二台阶部分上。第一半导体芯片（170）安装在第一装载部分上，第二半导体芯片（160）安装在第二装载部分上。第一模具（150）模制第一装载部件。第一基板安装在第二基板（180）上，并且在第二基板上形成外部连接端子。模制第二模具（200）以暴露第一基板。

18. 发明授权

KR101024761B1 반도체 패키지 失效
标题翻译：半导体封装
公开(公告)号：KR101024761B1
公开(公告)日：2011-03-24
申请号：KR1020080127529
申请日：2008-12-15
申请人： 하나 마이크론(주)
发明人： 유현오 , 이희봉 , 류기태
IPC分类号： H01L23/34 , H01L23/36
CPC分类号： H01L23/552 , H01L24/73 , H01L25/0657 , H01L2224/0401 , H01L2224/06135 , H01L2224/06136 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/4824 , H01L2224/73204 , H01L2224/73215 , H01L2224/73253 , H01L2224/73265 , H01L2225/06558 , H01L2225/06568 , H01L2924/1515 , H01L2924/15311 , H01L2924/15321 , H01L2924/18161 , H01L2924/3025 , H01L2924/00 , H01L2924/00012
摘要： 본 발명은 반도체 패키지에 관한 것으로, 해결하고자 하는 기술적 과제는 히트 슬리거를 통해서 전자파 및 외부 충격으로부터 반도체다이를 보호하고, 열 방출을 용이하게 하는 데 있다.
이를 위해 본 발명은 상면에 다수의 제1배선패턴이 형성되고, 하면에 다수의 제2배선패턴이 형성되며, 중앙부에는 센터 슬롯이 형성되며, 상기 상면에서 상기 센터 슬롯의 외주연에는 다수의 본드핑거가 형성된 기판과, 상기 기판의 하면에 접착되고, 다수의 본드 패드가 형성되며, 상기 본드 패드가 상기 기판의 센터 슬롯을 통해서 상기 기판의 상면으로 노출되는 제1반도체다이와, 상기 제1반도체다이의 본드패드와 상기 기판의 본드핑거를 전기적으로 연결하는 제1도전성 와이어와, 상기 기판의 센터 슬롯, 상기 제1반도체다이의 본드패드 및 상기 제1도전성 와이어를 모두 덮는 제1인캡슐란트 및 상기 제1반도체다이와 상기 기판의 하부를 덮도록 일정 두께로 형성되며, 상기 제2배선패턴과 전기적으로 연결된 히트 슬리거를 포함하는 반도체 패키지를 개시한다.
히트 슬리거, BOC, 적층
摘要翻译：本发明技术问题得到解决，在半导体封装是保护半导体管芯和从经由热睡觉的影响的外部电磁波，并有利于散热。

19. 发明公开

KR1020110024539A 적층형 ＵＳＢ 메모리 장치 및 그 제조 방법 有权
标题翻译：堆叠型USB存储器件及其制造方法
公开(公告)号：KR1020110024539A
公开(公告)日：2011-03-09
申请号：KR1020090082575
申请日：2009-09-02
申请人： 주식회사 에스에프에이반도체
发明人： 김규한
IPC分类号： H01L23/12
CPC分类号： H01L24/73 , H01L2224/16145 , H01L2224/16225 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15313 , H01L2924/19103 , H01L2924/3025 , H01L2924/00012 , H01L2924/00
摘要： PURPOSE: A stack USB memory device and a manufacturing method thereof are provided to reduce the size of the stack USB memory device by mounting a passive device and a control semiconductor chip in a recess region. CONSTITUTION: A substrate(100) includes one or more recess regions(102). A plurality of passive devices(110) are mounted in one or more recess regions. A plurality of control semiconductor chips(120) are mounted in one or more recess regions. The control semiconductor chip is electrically connected to a first wiring pattern(104) by a first connection member(122). A memory semiconductor chip(140) is mounted on a first surface(101) of the substrate.
摘要翻译：目的：提供一种堆叠式USB存储器件及其制造方法，通过将无源器件和控制半导体芯片安装在凹陷区域来减小堆叠式USB存储器件的尺寸。构成：衬底（100）包括一个或多个凹陷区域（102）。多个无源器件（110）安装在一个或多个凹陷区域中。多个控制半导体芯片（120）安装在一个或多个凹部区域中。控制半导体芯片通过第一连接构件（122）电连接到第一布线图案（104）。存储器半导体芯片（140）安装在基板的第一表面（101）上。

20. 发明公开

KR1020110008831A 반도체 패키지 및 그 제조 방법 有权
标题翻译：半导体封装及其制造方法
公开(公告)号：KR1020110008831A
公开(公告)日：2011-01-27
申请号：KR1020090066364
申请日：2009-07-21
申请人： 삼성전자주식회사
发明人： 이진호 , 임충빈 , 박진우 , 최대영 , 김미연
IPC分类号： H01L23/12 , H01L23/48
CPC分类号： H01L21/76898 , H01L23/13 , H01L23/481 , H01L23/49822 , H01L23/49838 , H01L24/05 , H01L24/16 , H01L24/29 , H01L24/32 , H01L24/33 , H01L24/48 , H01L24/73 , H01L25/0657 , H01L25/18 , H01L2224/02372 , H01L2224/0401 , H01L2224/05548 , H01L2224/0557 , H01L2224/13025 , H01L2224/16145 , H01L2224/16225 , H01L2224/32014 , H01L2224/32145 , H01L2224/32225 , H01L2224/48091 , H01L2224/48095 , H01L2224/48227 , H01L2224/73265 , H01L2225/06513 , H01L2225/06517 , H01L2225/06527 , H01L2225/06541 , H01L2225/06572 , H01L2924/00014 , H01L2924/0002 , H01L2924/01033 , H01L2924/014 , H01L2924/078 , H01L2924/09701 , H01L2924/14 , H01L2924/1515 , H01L2924/15153 , H01L2924/15159 , H01L2924/15311 , H01L2924/1532 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2224/05552 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： PURPOSE: A semiconductor package and a method of fabricating the same are provided to reduce the thickness of a whole package by inserting a second sub-package into the recess part of a first sub-package. CONSTITUTION: A base substrate comprises a first side and a second side which are opposite to each other. A recess part is formed in a second side. A first semiconductor chip(20) is mounted in a first side. A first ball land(16) is arranged in a second side excluding the recess part. A second semiconductor chip comprises a penetration via which is electrically connected to a connection pad. A second ball land is electrically connected to the penetration via.
摘要翻译：目的：提供半导体封装及其制造方法，以通过将第二子封装插入第一子封装的凹部来减小整个封装的厚度。构成：基底基板包括彼此相对的第一侧和第二侧。在第二侧形成凹部。第一半导体芯片（20）安装在第一侧。第一球面（16）布置在除了凹部以外的第二侧。第二半导体芯片包括电连接到连接焊盘的穿透孔。第二个球场电连接到穿透通孔。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式