专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR101516498B1 통신 시스템의 폴링 방법 有权
标题翻译：通信系统的调查方法
公开(公告)号：KR101516498B1
公开(公告)日：2015-05-04
申请号：KR1020130144215
申请日：2013-11-26
申请人： 엘에스산전 주식회사
发明人： 백금기
IPC分类号： H04L12/403
CPC分类号： G06F13/225 , G06F13/4204
摘要： 본발명은폴링시 주장치의한 번의응답요청신호로복수개의부장치의응답을수신할수 있어폴링시 소요되는시간을줄일수 있는통신시스템의폴링방법에관한것이다. 본발명의실시예에따른통신시스템의폴링방법은, 주장치가자신과연결된다수의부장치들로응답요청신호를송출하는요청단계; 상기다수의부장치들이상기응답요청신호를수신하고, 자신이응답대상인지를판단하는응답대상판단단계; 상기다수의부장치들중 자신이응답대상이라고판단한부장치들이자신의응답순서를판단하는응답순서판단단계; 및자신의응답순서에따른대기시간경과후 응답하는응답단계를포함하는것을특징으로한다.
摘要翻译：本发明涉及一种轮询方法，其可以利用来自主设备的单个响应请求信号从辅助设备接收多个信号，从而节省轮询时间。根据本发明实施例的通信系统的轮询方法包括以下步骤：主设备向与主设备链接的多个辅助设备发送响应请求信号的请求步骤; 接收所述响应请求信号的多个辅助设备的判断步骤，并确定是否响应所述信号; 辅助装置的响应顺序判定步骤，其确定响应信号，判断其响应顺序; 以及辅助设备在待机时间之后响应的响应步骤。

12. 发明公开

KR1020120038282A 아이디 컨버터를 포함하는 버스 시스템 및 그것의 변환 방법 有权
标题翻译：具有ID转换器的总线系统及其覆盖方法
公开(公告)号：KR1020120038282A
公开(公告)日：2012-04-23
申请号：KR1020100099958
申请日：2010-10-13
申请人： 삼성전자주식회사
发明人： 이범학 , 임상우 , 임의철 , 허재영
IPC分类号： G06F13/42 , G06F13/40 , G06F13/16
CPC分类号： G06F13/14 , G06F13/42 , G06F13/4204 , G06F2213/0038 , G06F13/1668 , G06F13/4063 , G06F13/4252
摘要： PURPOSE: A bus system with an ID converter and a converting method thereof are provided to minimize performance lowering of a system even though the ID bit width of a slave device is smaller than the ID bit width of a master device, thereby realizing mutual communication even though the bit widths of IP(Intellectual Property) cores are different. CONSTITUTION: A master device has a first transaction ID with a fixed bit width. A slave device(140) has a second transaction ID of a different bit width from the bit width of the first transaction ID. A bus connects the master unit with the slave device. An ID converter(130) is connected between the bus and the slave device. If a transaction request is received from the master device through the bus, the ID converter maps the first transaction ID from the master device on the second transaction ID and provides the mapped ID to the slave device.
摘要翻译：目的：提供一种具有ID转换器及其转换方法的总线系统，以便即使从设备的ID位宽小于主设备的ID位宽度，也可以使系统的性能降低最小化，从而实现相互通信虽然IP（知识产权）核心的位宽度是不同的。构成：主设备具有固定位宽的第一个事务ID。从设备（140）具有与第一事务ID的位宽度不同的位宽度的第二事务ID。总线将主单元与从设备连接。 ID转换器（130）连接在总线和从设备之间。如果通过总线从主设备接收到交易请求，则ID转换器在第二事务ID上映射来自主设备的第一事务ID，并将映射的ID提供给从设备。

13. 发明授权

KR100763533B1 BUS INVERTING CODE GENERATING APPARATUS AND METHOD OF GENERATING BUS INVERTING CODE USING THE SAME 无效
标题翻译：总线逆变代码生成装置及使用该方法生成总线转换代码
公开(公告)号：KR100763533B1
公开(公告)日：2007-10-05
申请号：KR20060049512
申请日：2006-06-01
申请人： SAMSUNG ELECTRONICS CO LTD
发明人： RHIM SANG WOO , KIM EUI SEOK , LEE BEOM HAK
IPC分类号： H03M7/00 , H03M13/00
CPC分类号： G06F13/385 , G06F13/4204
摘要： A bus inverting code generating apparatus and a method for generating a bus inverting code using the same are provided to perform bit counting simply by adding more than two bits as one group when counting the bits. A bus inverting code generating apparatus includes a bit comparator(210), a bit counter(220), a register(230), an indicator(240), and an inverting determining unit(250). The bit comparator(210) compares the input data and previously input data of each bit. The bit counter(220) counts the output result of the bit comparator(210). The register(230) stores the previously input data by storing the input data. The indicator(240) toggles the output if the output result of the bit counter(220) is larger than a predetermined reference value. The inverting determining unit(250) outputs an inverting signal which indicates whether the input data is inverted or not by using the output of the bit counter(220) and the indicator(240).
摘要翻译：提供总线反相代码产生装置和用于产生使用该总线反相代码的总线反相代码的方法，以便在对位进行计数时，简单地通过将多于两个位作为一个组来进行位计数。总线反相代码产生装置包括位比较器（210），位计数器（220），寄存器（230），指示器（240）和反相确定单元（250）。位比较器（210）比较输入数据和每个位的预先输入的数据。位计数器（220）对位比较器（210）的输出结果进行计数。寄存器（230）通过存储输入数据来存储先前输入的数据。如果位计数器（220）的输出结果大于预定的参考值，则指示器（240）切换输出。反相确定单元（250）通过使用位计数器（220）和指示器（240）的输出来输出指示输入数据是否反相的反相信号。

14. 发明授权

KR100622800B1 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템 失效
标题翻译：无需大小和对齐的单次请求数据传输
公开(公告)号：KR100622800B1
公开(公告)日：2006-09-14
申请号：KR1020040013533
申请日：2004-02-27
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 아우그스버그빅터이 , 디에펜더퍼제임스엔 , 드레럽버나드씨 , 호프만리차드지 , 사르토리우스토마스에이 , 월포드배리제이
IPC分类号： G06F13/14
CPC分类号： G06F13/4204 , Y02D10/14 , Y02D10/151
摘要： 전송의 크기 및 정렬에 무관하게, 하나의 전송 요청만을 사용해서, 마스터와 슬레이브 사이에서 버스를 통한 데이터 전송의 통신을 가능하게 하는 방법, 컴퓨터 시스템 및 신호 세트가 개시된다. 본 발명은 데이터 전송의 개시 바이트 어드레스를 포함하는 제 1 신호와, 데이터 비트내의 데이터 전송의 크기를 포함하는 제 2 신호와, 데이터 전송의 마지막 데이터 비트 동안에 필요한 각각의 바이트에 대한 바이트 인에이블을 포함하는 제 3 신호를 포함하는 3개의 전송 권한 신호(transfer qualifier signals)를 제공한다. 본 발명은 하나의 또는 복수의 비트의 정렬된 또는 정렬되지 않은 데이터 전송에 이용될 수 있다. 3개의 전송 권한 신호를 사용함으로써, 얼마나 많은 수의 데이터 비트를 전송 개시시에 전송할 것인지 및 개시 데이터 비트와 종료 데이터 비트 모두의 정렬 상태를 슬레이브에 제공한다. 결과적으로, 슬레이브는 전송할 바이트의 수를 계산할 필요가 없다. 복수 비트 전송에 대해서, 데이터 전송 요청의 수가 감소되어서 스위칭의 양, 버스 중재를 감소시키며, 필요한 전력 소비도 감소시킨다. 또한, 본 발명은 바이트 인에이블 신호가 초기 데이터 전송의 완료 전에 후속하는 데이터 전송 요청에 사용되는 것을 가능하게 함으로써, 전력 소비를 감소시키고 데이터 전송 요청의 파이프라이닝을 가능하게 한다.

15. 发明公开

KR1020040086546A 버스를 통한 데이터 전송을 제어하는 방법, 시스템 및 컴퓨터 시스템 失效
标题翻译：方法，系统，计算机系统，用于通过使用一个传输请求来控制通过总线的数据传输
公开(公告)号：KR1020040086546A
公开(公告)日：2004-10-11
申请号：KR1020040013533
申请日：2004-02-27
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 아우그스버그빅터이 , 디에펜더퍼제임스엔 , 드레럽버나드씨 , 호프만리차드지 , 사르토리우스토마스에이 , 월포드배리제이
IPC分类号： G06F13/14
CPC分类号： G06F13/4204 , Y02D10/14 , Y02D10/151
摘要： PURPOSE: A method, a system, a computer system for controlling data transfer through a bus by using one transfer request are provided to transfer data between a master and a slave through the bus by using one transfer request regardless of a size and arrangement of the data. CONSTITUTION: A master function unit(14) initiates a data transfer request. The bus(22) includes multiple bytes. A data transfer unit(16) is connected to the master function unit. The data transfer unit generates a data transfer request signal, the first signal including a bite address for initiating the data transfer, the second signal including the size of the data transfer as a data bit, and the third signal including bite enable signals for respective bites requested during the last data bit of the data transfer.
摘要翻译：目的：提供一种用于通过使用一个传送请求通过总线控制数据传输的方法，系统，计算机系统，通过使用一个传送请求通过总线在主机和从机之间传输数据，而不管数据。构成：主功能单元（14）启动数据传输请求。总线（22）包括多个字节。数据传送单元（16）连接到主功能单元。数据传送单元生成数据传送请求信号，第一信号包括用于发起数据传送的咬住地址，包括作为数据位的数据传送的大小的第二信号，以及包括用于各个位的咬入使能信号的第三信号在数据传输的最后一个数据位期间请求。

16. 发明公开

KR1020000066428A 통신 시스템에서의 프로세서간 데이터 전송장치 失效
标题翻译：用于在数字蜂窝系统中传送处理器之间的数据的装置
公开(公告)号：KR1020000066428A
公开(公告)日：2000-11-15
申请号：KR1019990013511
申请日：1999-04-16
申请人： 에스케이하이닉스 주식회사
发明人： 염윤종
IPC分类号： H04B7/216
CPC分类号： G06F13/4204 , G06F15/163
摘要： PURPOSE: An apparatus for transmitting data between processors in a DSC(Digital Cellular System) is provided to transmit the data from one upper processor to many lower processors at a time by using a buffer control function, so as to implement broadcasting functions to increase data transmission efficiency. CONSTITUTION: A decoder(20) inputs an address signal and a control signal of an upper processor(10), and outputs a broadcasting control signal and a control signal for selecting lower processors. A buffer controller(30) inputs the broadcasting control signal and the lower processor selecting control signal, to output an enable or a disable signal. A data buffer(40) stores data output from the upper processor, and is operated by the enable or the disable signal to output the data to a memory(60) of a lower processor(50). The memory stores the data. The lower processor is composed of a CPU(70) for controlling the data storing of the memory.
摘要翻译：目的：提供一种用于在DSC（数字蜂窝系统）中的处理器之间传输数据的装置，用于通过使用缓冲器控制功能将数据从一个上位处理器一次传输到多个较低处理器，从而实现广播功能以增加数据传输效率。构成：解码器（20）输入上位处理器（10）的地址信号和控制信号，并输出用于选择下位处理器的广播控制信号和控制信号。缓冲控制器（30）输入广播控制信号和下位处理器选择控制信号，以输出使能或禁用信号。数据缓冲器（40）存储从上位处理器输出的数据，并由使能或禁止信号操作，将数据输出到下处理器（50）的存储器（60）。内存存储数据。下处理器由用于控制存储器的数据存储的CPU（70）组成。

17. 发明授权

KR1019960005444B1 통신제어용 마이크로 컴퓨터 失效
标题翻译：通讯控制麦克风
公开(公告)号：KR1019960005444B1
公开(公告)日：1996-04-25
申请号：KR1019880000961
申请日：1988-02-03
申请人： 가부시끼가이샤 히다치 세이사꾸쇼
发明人： 미기사가에
IPC分类号： G06F13/00
CPC分类号： G06F13/4204
摘要： 내용 없음.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式