会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 11. 发明授权
    • EPON 기반 ONU 시스템에서 멀티캐스트 데이터 처리장치 및 방법
    • 在基于EPON的ONU系统中处理多播数据的方法和方法
    • KR100550415B1
    • 2006-02-08
    • KR1020030063989
    • 2003-09-16
    • 한국전자통신연구원
    • 신동범김용태이형섭이형호
    • H04L12/28
    • 본 발명은 EPON 기반 ONU 시스템에서 멀티캐스트 데이터 처리 장치 및 방법에 관한 것이다. 특히, EPON 기반 ONU 시스템의 멀티캐스트 데이터 처리 장치의 가입자 정합 모듈과 이더넷 스위치 모듈 사이에 위치하는 L2 IGMP 처리 모듈에서는 ONU 이더넷 스위치 모듈로 향하는 데이터만을 복사하여 멀티캐스트 데이터를 추출하고, 상기 추출된 멀티캐스트 데이터 중에서 멀티캐스트 포워딩 테이블에 반영할 데이터를 추출한다. 멀티캐스트 포워딩 테이블에 반영할 데이터는 입력포트를 포함한 별도의 메시지로 구성하여 프로세서 모듈로 전송한다. 프로세서 모듈은 전송된 멀티캐스트 데이터를 분석하여 멀티캐스트 DB를 업데이트하고, 업데이트된 정보를 이더넷 스위치 모듈의 포워딩 테이블에 반영한다. 그러면 ONU 이더넷 스위치 모듈에서 상기 업데이트된 포워딩 테이블에 기초하여 멀티캐스트 데이터를 스위칭한다.
      본 발명에 의하면, ONU 시스템만으로 멀티캐스트 데이터를 처리할 수 있도록 포워딩 테이블을 동적으로 관리함으로써 불필요한 멀티캐스트의 플러딩(Flooding)을 방지할 수 있다.
      EPON, ONU, 멀티캐스트, L2 IGMP 처리모듈, 포워딩 테이블
    • 12. 发明公开
    • 방송 스트림 제공을 위한 멀티캐스트 라우터 및 이더넷스위치
    • MULTICAST路由器和以太网交换机,用于提供广播流
    • KR1020050081409A
    • 2005-08-19
    • KR1020040009630
    • 2004-02-13
    • 한국전자통신연구원
    • 이상연이형섭신동범박태준김봉태
    • H04L12/28
    • H04L45/16H04L45/74H04L49/351H04L65/4076
    • 본 발명은 통신망을 통해 인터넷 서비스를 제공하고 동시에 다채널 방송 서비스를 제공하기 위한 멀티캐스트 라우터 및 이더넷 스위치에 관한 것으로, 특히 기존의 이더넷 기반의 네트워크에서 별도의 방송용 선로를 이용하지 않고 단일 회선으로 다채널 방송 서비스와 데이터 통신 서비스를 수용하여 방송 데이터와 통신 데이터의 융합 서비스를 제공하는 멀티캐스트 라우터 및 이더넷 스위치에 관한 것이다.
      본 발명이 개시하는 방송 스트림 제공을 위한 멀티캐스트 라우터는 백본에서 입력되는 데이터에서 방송 스트림만을 검출하며, 백본 라인 인터페이스 보드에 구비된 방송 채널 검출기; 상기 스트림을 가입자 라인 인터페이스 보드에 broadcasting 하는 방송 분배 스위치; 및 상기 스위치로부터 상기 스트림을 분배받아 가입자가 요구한 방송 채널에 해당하는 방송 스트림만을 선택하여 상기 가입자에게 전송하며, 상기 가입자 라인 인터페이스 보드에 구비된 방송 채널 선택기를 포함하여 비방송 스트림과 방송 스트림을 분리하여 처리함으로써 본 발명의 목적 및 기술적 과제를 달성한다.
    • 14. 发明授权
    • 패킷 처리 엔진과 메인 프로세서간에 고속 블록 데이터전송을 수행하는 네트워크 시스템 및 그것의 DMA운영방법
    • 패킷처리엔진과메메터터터을DMA DMA DMA DMA DMA DMA DMA운법
    • KR100441884B1
    • 2004-07-27
    • KR1020020020904
    • 2002-04-17
    • 한국전자통신연구원
    • 김용태이형섭이강복신동범이형호
    • H04L12/771G06F13/28
    • PURPOSE: A network system for performing a high-speed block data transmission between a packet processing engine and a main processor, and a method for operating a DMA(Direct Memory Access) thereof are provided to reduce a DMA management function of the main processor and a processing time according to data transmission by setting a control state of a DMA engine in the DMA engine. CONSTITUTION: A processor processing buffer(220) stores packets to be processed in a CPU(110). A packet processing engine(240) forwards a packet inputted from a link in a wired speed, and generates a DMA request signal when the inputted packet is the packet to be processed in the CPU(110). A DMA engine(250) answers to the DMA request signal, monitors a residual quantity state of the processor processing buffer(220), and generates a control signal and an address necessary for a DMA operation.
    • 目的:提供一种用于在分组处理引擎和主处理器之间执行高速块数据传输的网络系统,以及一种用于操作DMA(直接存储器访问)的方法,以减少主处理器的DMA管理功能,以及 通过在DMA引擎中设置DMA引擎的控制状态来根据数据传输的处理时间。 构成:处理器处理缓冲器(220)将待处理的分组存储在CPU(110)中。 分组处理引擎(240)以有线速度转发从链路输入的分组,并且当输入分组是要在CPU(110)中处理的分组时,产生DMA请求信号。 DMA引擎(250)回答DMA请求信号,监视处理器处理缓冲器(220)的剩余量状态,并产生DMA操作所需的控制信号和地址。