专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

KR101027970B1 강유전체를 이용한 가변 내부 정합회로를 구비한 증폭기 失效
标题翻译：使用铁电的内部匹配网络的功率放大器
公开(公告)号：KR101027970B1
公开(公告)日：2011-04-13
申请号：KR1020080017334
申请日：2008-02-26
申请人： 전자부품연구원
发明人： 김동수 , 유찬세 , 한철구 , 이우성
IPC分类号： H03F1/30 , H03F1/32
摘要： 본 발명은 강유전체를 이용한 가변 커패시터를 이용하여 주변 환경에 따른 증폭기의 임피던스 변화에도 최적의 효율 및 선형성을 가질 수 있는 가변 정합회로를 포함하는 증폭기 및 그 패키지에 관한 것이다.
본 발명에 따른 강유전체를 이용한 가변 내부 정합회로를 구비한 증폭기는, 기판에 형성된 강유전체의 유전율을 변화시켜 커패시터의 용량값을 변화할 수 있는 가변 커패시터 및 패드와 패드 사이의 거리, 와이어의 두께, 높이 및 재질 중 적어도 어느 하나를 변동함으로써 인덕턴스 값을 조정할 수 있는 세선용접(Bond Wire) 형태로 구성된 가변 인덕터를 포함하여 구성된다.
본 발명은 강유전체 소재를 사용한 가변 커패시터를 적용하여 커패시터 및 증폭기 패키지의 소형화를 이룰 수 있다. 또한 외부 환경이나 온도 변화 등의 변화에 따른 증폭기의 임피던스 변화를 보정하여 증폭기의 효율성 및 선형성을 유지할 수 있는 장점이 있다.
강유전체, Ferroelectrics, 정합회로, Matching Network, 전력증폭기, 가변 회로, Tunable Matching Network

12. 发明公开

KR1020100125948A 초광대역 안테나 및 필터 구조물을 내장한 인쇄 회로 기판 失效
标题翻译：嵌入天线的印刷电路板和滤波器结构及其相关的选择方法
公开(公告)号：KR1020100125948A
公开(公告)日：2010-12-01
申请号：KR1020090044927
申请日：2009-05-22
申请人： 전자부품연구원
发明人： 유찬세 , 김동수 , 유종인 , 이우성
IPC分类号： H05K3/46 , H01Q1/38
摘要： PURPOSE: A printed circuit board embedded with an antenna and a filter structure and a manufacturing method of the same are provided to improve the matching property of a filter by forming a shunt capacitor pattern in an input/output line. CONSTITUTION: A first dielectric layer(200) is formed on a lowermost ground metal layer(100). A first metal layer is formed on the first dielectric layer. A capacitor pattern is formed on the first metal layer. A second dielectric layer covers the first metal layer. The second metal layer is formed on the second dielectric layer. An antenna pattern and an ultra-wideband filter pattern are formed on the second metal layer. A third dielectric layer(600) covers the second metal layer. An uppermost ground metal layer(700) is formed on the third dielectric layer.
摘要翻译：目的：提供嵌入天线和滤波器结构的印刷电路板及其制造方法，以通过在输入/输出线中形成分流电容器图案来改善滤波器的匹配特性。构成：在最下层的金属层（100）上形成第一电介质层（200）。在第一电介质层上形成第一金属层。在第一金属层上形成电容器图案。第二介电层覆盖第一金属层。第二金属层形成在第二介质层上。天线图案和超宽带滤波器图案形成在第二金属层上。第三介电层（600）覆盖第二金属层。在第三电介质层上形成最上层的金属层700。

13. 发明授权

KR100891370B1 커패시터 내장형 인쇄회로기판의 제조방법 失效
标题翻译：电容器嵌入印刷电路板的制造方法
公开(公告)号：KR100891370B1
公开(公告)日：2009-04-02
申请号：KR1020070053131
申请日：2007-05-31
申请人： 전자부품연구원
发明人： 박세훈 , 김준철 , 박종철 , 강남기 , 이우성
IPC分类号： H05K3/30 , H05K1/16 , H01L27/108
摘要： 본 발명은 커패시터 내장형 인쇄회로기판의 제조방법에 관한 것으로서, 지지층 상부에 커패시터를 형성하고, 지지층 상부에 커패시터를 감싸며 절연층을 형성하며, 절연층 상부에 회로 패턴을 형성하고, 커패시터 상부에 절연층 및 회로 패턴을 관통하는 비아홀을 형성한 후, 비아홀 내부에 도전성 물질을 충진하며, 지지층을 제거하여 커패시터를 인쇄회로기판에 내장하는 것을 특징으로 한다.
본 발명에 의하면, 열팽창 계수 차이로 인한 휨 발생을 억제할 수 있고, 커패시터 내장형 인쇄회로기판의 제조 공정 과정에서 평탄한 상태를 유지할 수 있어 핸들링 공정을 원활히 수행할 수 있으며, 그로 인해 종래의 핸들링 공정 수행시 커패시터에 크랙이 발생하는 것을 방지할 수 있고, 층간 얼라인 수행시 얼라인 오차 발생율을 줄일 수 있다.
커패시터, 인쇄회로기판, 빌드업, 솔더 범프, 얼라인

14. 发明授权

KR100691804B1 안테나 스위칭 모듈 失效
标题翻译：天线切换模块
公开(公告)号：KR100691804B1
公开(公告)日：2007-03-12
申请号：KR1020040109253
申请日：2004-12-21
申请人： 전자부품연구원
发明人： 이우성 , 유찬세
IPC分类号： H04B1/40
摘要： 안테나 스위칭 모듈의 전기적 특성을 개선하고, 제조 공정을 용이하게 한다.
GSM 신호와 DCS 신호의 송신 및 수신을 스위칭하는 제 1 및 제 2 스위칭 수단이 럼프드 구조의 필터를 사용하고, 럼프드 구조의 필터는 하나의 코일과 코일의 양단과 접지의 사이에 각기 접속되는 2개의 콘덴서로 구성되고, 상기 코일 및 2개의 콘덴서는 유전체 기판에 일체로 형성되는 것으로서 라인에 의한 삽입손실을 감소시키고, 임피던스 매칭특성을 원활하게 조절하며, 간단한 구조로 재현성 및 균일성 등을 확보한다.
안테나 스위칭 모듈, 바이어스 전압, 스위칭 전압, 듀얼밴드,

15. 发明授权

KR100648235B1 다층 인쇄회로기판 제조방법 失效
标题翻译： 다층인쇄회로기판제조방법
公开(公告)号：KR100648235B1
公开(公告)日：2006-11-24
申请号：KR1020050122243
申请日：2005-12-13
申请人： 전자부품연구원
发明人： 박세훈 , 박성대 , 유명재 , 강남기 , 이우성
IPC分类号： H05K3/46
摘要： A method for manufacturing a multilayered PCB(Printed Circuit Board) is provided to reduce manufacturing time by manufacturing the multilayered PCB by using a bulk lamination process. Metal films are formed on both surfaces of plural insulation layers(10), such that plural lamination plates are formed. Through-holes are formed to penetrate the respective lamination plates. A conductive paste is condensed inside the respective through-holes, such that a conductive bump(13) is formed. A circuit pattern(14) is formed by etching the respective lamination plates. Then, the lamination plates are pressed against one another. Coating films are formed at both surfaces of the respective lamination plates between the conductive bump forming process and the circuit pattern forming process.
摘要翻译：提供一种用于制造多层PCB（印刷电路板）的方法，以通过使用体积层压工艺制造多层PCB来减少制造时间。在多个绝缘层（10）的两个表面上形成金属膜，从而形成多个层压板。通孔形成为贯穿各个层压板。导电膏在相应的通孔内冷凝，从而形成导电凸块（13）。通过蚀刻各个层压板形成电路图案（14）。然后，层压板相互压靠。在导电凸点形成工艺和电路图案形成工艺之间的各个层压板的两个表面上形成涂膜。

16. 发明授权

KR100547168B1 적층형 발룬 트랜스포머의 제조 방법 失效
标题翻译：多层平衡 - 不平衡转换器的制造方法
公开(公告)号：KR100547168B1
公开(公告)日：2006-01-31
申请号：KR1020040044047
申请日：2004-06-15
申请人： 전자부품연구원
发明人： 박성대 , 유명재 , 유찬세 , 이우성 , 박종철
IPC分类号： H01F27/245 , H01F41/00
摘要： 본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 효과가 있다.
또한, 인덕터 패턴이 형성된 그린시트를 캐패시터가 형성된 그린시트들 사이에 개재해서 적층하여 소자를 형성함으로써, 외부로부터 차폐 효율이 우수해 소자의 성능을 우수히 할 수 있는 효과가 있다.
발룬, 트랜스포머, 사진식각, 인덕터, 패턴
摘要翻译：在生片上形成线宽为50μm或更小的电感器图案，并且可以减小电感器所占的面积和体积，从而可以使器件小型化。

17. 发明公开

KR1020050118901A 적층형 발룬 트랜스포머의 제조 방법 失效
标题翻译：制造多层陶瓷芯片巴伦变压器的方法
公开(公告)号：KR1020050118901A
公开(公告)日：2005-12-20
申请号：KR1020040044047
申请日：2004-06-15
申请人： 전자부품연구원
发明人： 박성대 , 유명재 , 유찬세 , 이우성 , 박종철
IPC分类号： H01F27/245 , H01F41/00
摘要： 본 발명은 사진 식각공정으로 후막 해상도가 우수하며, 50㎛이하의 선폭을 갖는 인덕터 패턴을 그린시트에 형성하여 인덕터가 차지하는 면적 및 체적을 줄일 수 있어 소자를 소형화시킬 수 있는 효과가 있다.
또한, 인덕터 패턴이 형성된 그린시트를 캐패시터가 형성된 그린시트들 사이에 개재해서 적층하여 소자를 형성함으로써, 외부로부터 차폐 효율이 우수해 소자의 성능을 우수히 할 수 있는 효과가 있다.

18. 发明公开

KR1020040099932A 박막형 체적 탄성 공진기 필터를 사용한 듀플렉싱 모듈 有权
标题翻译：使用陶瓷基板和FBAR滤波器的层压结构的双工模块
公开(公告)号：KR1020040099932A
公开(公告)日：2004-12-02
申请号：KR1020030032074
申请日：2003-05-20
申请人： 전자부품연구원
发明人： 이우성 , 유찬세 , 김경철 , 박종철
IPC分类号： H03H9/56
CPC分类号： H03H9/56 , H01P1/20345 , H03H9/54 , H03H2009/02173
摘要： PURPOSE: A duplexing module using a laminated structure of ceramic substrate and FBAR(Film Bulk Acoustic Resonator) filter is provided to minimize the size and the mounting cost by forming a three-dimensional module. CONSTITUTION: An FBAR filter is formed on a resonator structure. An inductor and a delay signal line are patterned on an inductor substrate(50) and a delay line substrate(60). A first ground substrate(40) and a second ground substrate(70) include ground patterns connected to the inductor substrate and the delay line substrate. A connective substrate(30) is electrically connected to pad connection terminals of the inductor substrate and the delay line substrate through signal lines. A ground part of the resonator structure is electrically connected to ground patterns of the first substrate and the second substrate. The second ground substrate, the delay line substrate, the inductor substrate, the first ground substrate, the connective substrate, and the resonator structure are stacked sequentially and are packaged by using via holes of each substrate.
摘要翻译：目的：提供一种使用陶瓷基板和FBAR（薄膜体声波谐振器）滤波器的叠层结构的双工模块，通过形成三维模块来最小化尺寸和安装成本。构成：在谐振器结构上形成FBAR滤波器。电感器和延迟信号线在电感器基板（50）和延迟线基板（60）上图案化。第一接地衬底（40）和第二接地衬底（70）包括连接到电感器衬底和延迟线衬底的接地图案。连接基板（30）通过信号线电连接到电感器基板和延迟线基板的焊盘连接端子。谐振器结构的接地部分电连接到第一基板和第二基板的接地图案。依次堆叠第二接地衬底，延迟线衬底，电感器衬底，第一接地衬底，连接衬底和谐振器结构，并且通过使用每个衬底的通孔来封装。

19. 发明公开

KR1020010017373A 멀티플 라인 그리드 어레이 패키지 失效
标题翻译：多线阵列包
公开(公告)号：KR1020010017373A
公开(公告)日：2001-03-05
申请号：KR1019990032856
申请日：1999-08-11
申请人： 전자부품연구원
发明人： 강남기 , 이우성 , 임욱 , 유찬세 , 조현민 , 윤종광 , 최현석 , 금병훈
IPC分类号： H01L23/48
摘要： PURPOSE: A multiple-line grid array package is provided to simplify a manufacturing process, by soldering a multiple line grid on a package body in which an input/output node is arranged. CONSTITUTION: A semiconductor chip(13) is built in a package body, and a plurality of input/output nodes(12) are arranged on an upper surface of the package body(10). A multiple line grid(20) is soldered to the input/output node of the package body. The multiple line grid has a substrate(23) of a non-conductive material, and has the same size as the package body. A hole is located in a one-to-one correspondence with the input/output node. A unit lead(22) is formed by filling and applying a conductive material in the hole and soldered to the input/output node.
摘要翻译：目的：提供多行网格阵列封装，以通过将多行网格焊接在其中布置输入/输出节点的封装体上来简化制造过程。构成：半导体芯片（13）内置在封装主体中，并且多个输入/输出节点（12）布置在封装主体（10）的上表面上。多线栅格（20）被焊接到封装体的输入/输出节点。多线栅格具有非导电材料的衬底（23），并且具有与封装主体相同的尺寸。孔与输入/输出节点一一对应地设置。通过在孔中填充并施加导电材料并焊接到输入/输出节点来形成单元引线（22）。

20. 发明公开

KR1019990084840A 적층형페라이트인덕터및그제조방법 失效
标题翻译：多层铁氧体电感器及其制造方法
公开(公告)号：KR1019990084840A
公开(公告)日：1999-12-06
申请号：KR1019980016883
申请日：1998-05-12
申请人： 전자부품연구원
发明人： 구기덕 , 장동석 , 이우성 , 성재석 , 이규복
IPC分类号： H01F27/00
摘要： 코일이 차지하는 단면적을 일정하게 하기 위하여, 코일의 역할을 하는 전극 패턴이 형성되어 있는 Ni-Cu-Zn계 페라이트 시트의 사이에 전극 패턴이 형성되어 있지 않은 Ni-Cu-Zn계 페라이트 시트가 삽입되어 있다. 이러한 중앙 페라이트 시트를 가운데에 두고 양쪽으로 전극 패턴이 없는 다수의 Ni-Cu-Zn계 페라이트 시트가 적층되어 있다. 전극 패턴이 형성되어 있는 중앙 시트 중 마지막 하나를 제외한 나머지 시트의 전극 패턴 끝에는 비어홀이 형성되어 있다. 또한, 전극 패턴이 형성되어 있지 않은 중앙 시트에는 각 시트 바로 위에 위치한 시트의 비어홀에 대응하는 위치에 역시 비어홀이 형성되어 있다. 이 비어홀 내부에는 도전성 페이스트가 채워져 있어, 각 시트에 형성된 전극 패턴이 도전성 페이스트를 통하여 전기적으로 연결된다. 이와 같이 적층형 페라이트 인덕터에서 코일이 차지하는 단면적을 일정하게 함으로써 그 단면적내에서 코일의 감은 수에 따라 예측 가능한 인덕턴스 값을 얻을 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式