专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1019990002181A 셋탑박스에서 채널선택시 심볼 속도 자동선택 방법 无效
标题翻译：在机顶盒中选择频道时自动选择符号速度
公开(公告)号：KR1019990002181A
公开(公告)日：1999-01-15
申请号：KR1019970025736
申请日：1997-06-19
申请人： 에스케이하이닉스 주식회사
发明人： 이젬마 , 송재환
IPC分类号： H04L12/20 , H04L5/02
摘要： 본 발명은 사용자가 채널을 임의로 변경하거나 초기화할 경우 채널을 자동으로 세팅할 수 있도록 셋탑박스(SET TOP BOX)에서 채널선택시 심볼 속도 자동선택 방법에 관한 것으로서, 위성으로부터 패킷 데이타를 수신한 후 셋탑박스의 채널에 입력되는 제 1 단계(S1)와, 심볼 속도(SYMBOL RATE)에 대한 데이타의 N값을 검출하여 심볼 속도와 일치하는 지를 수행하는 제 2 단계(S2)와, 동기 신호를 출력하는 제 3 단계(S3)와, 상기 제 3 단계(S3)에서 동기 신호가 출력되지 않으면 N+1을 수행하는 제 4 단계(S4)와, N값이 심볼 속도(SYMBOL RATE)와 일치한 다면, 터미네이터(TERMINATOR)에 데이타를 전송하는 제 5 단계(S5)로 이루어져 있기 때문에, 별다른 하드웨어의 구성없이도 간단히 채널을 세팅할 수 있는 발명이다.

92. 发明授权

KR100156921B1 집적된 서비스 디지탈 네트워크의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치 失效
标题翻译：用于集成服务数字网络的速度适配的过程和单一集成设备
公开(公告)号：KR100156921B1
公开(公告)日：1998-11-16
申请号：KR1019900017513
申请日：1990-10-31
申请人： 에스지에스-톰손 마이크로일렉트로닉스 에스.알.엘.
发明人： 엔날리사델로로 , 풀비오코라쬬 , 피에트로토그니니 , 스테파노코니치안
IPC分类号： H04L12/20
CPC分类号： H04Q11/0471 , H04Q2213/13174 , H04Q2213/13199 , H04Q2213/13209 , H04Q2213/13214 , H04Q2213/13216 , H04Q2213/13297 , H04Q2213/13305 , H04Q2213/1331 , H04Q2213/1332 , H04Q2213/13322 , H04Q2213/1336 , H04Q2213/13361 , H04Q2213/13362
摘要： 중간수신블럭에 의해 수행된 속도의 적용, 한 집적된 장치속도 적용, 집적된 서비스 디지털 네트워크(ISDN)에 대한 CCITT V.110 스탠다드에 따른 동기식, 비동기식 적용을 위한 팔정수-행 비트로 조직된 동기화 및 비동기식 프레임의 분해처리로서, 8비트 쉬프트레지스터에서 한번에 한 팔중수를 저장하므로써 그리고 각 비동기식 프레임내 각 팔중수의 현재위치를 저장하기 위해 계수기를 사용하며 다른 계수기에 의해 각 팔중수의 관련비트를 인식하므로써 수행되면, 각 팔중수의 관련비트가 네트워크로부터 단말기로 자료의 직렬흐름관리 및 제어를 위해 각 요소로 저장되고 스위치 된다. 이로부터 한 구조가 유래되며, 이는 전체 프레임을 저장하는 대신 한번에 단 하나의 팔중수를 저장해야 하는 레지스터의 크기를 재조정하므로써 간단해진다. 또한 블럭에 의해 전달시 자료에 의해 받게되는 지연이 단일 팔중수의 이동을 위해 필요한 지연으로 줄어든다. 사실 종래 타입의 구조에 따라 필요하였던 바 두 개의 프레임 또는 한 개의 프레임대신 당해 블럭내에 한번에 두 팔중수보다 많은 팔중수가 담기게 되지는 않을 것이다. 두 개의 PLA 각각은 자신의 클럭과 함께 적용하며 동기화, 프레임의 팔중수로의 분해 그리고 비트의 주소를 관리하고 제어하며, 그리고 상기 스텐다드와 관련해서 입력에서 자료의 흐름을 블럭으로 그리고 출력에서 자료의 흐름을 블럭으로부터 각각 관리하고 제어한다.

93. 发明公开

KR1019980042000A 직병렬데이터변환기 失效
标题翻译：串行到并行数据转换器
公开(公告)号：KR1019980042000A
公开(公告)日：1998-08-17
申请号：KR1019970057157
申请日：1997-10-31
申请人： 인터내셔널 비지네스 머신즈 코포레이션
发明人： 버터애드리안스티븐 , 소나마이클안토니 , 치코레오날드로널드 , 쿠르츠제임스폴
IPC分类号： H04L29/10 , H04L12/20
摘要： 본 발명은, 하나의 클록에 기초하는 직렬 데이터를, 이와는 상이한 비동기 클록에 기초하는 병렬 데이터로 변환하는 장치를 제공한다. 이러한 데이터 변환기는 제 1 및 제 2 레지스터를 포함하는 하나의 레지스터 뱅크(a register bank)와, 제 3 및 제 4 레지스터를 포함하는 또다른 레지스터 뱅크로 이루어진다. 제 1 레지스터의 데이터 입력과, 제 3 레지스터의 데이터 입력은 직렬 데이터를 수신하도록 접속된다. 제 2 레지스터의 데이터 입력은 제 1 레지스터의 데이터 출력에 접속된다. 제 4 레지스터의 데이터 입력은 제 3 레지스터의 데이터 출력에 접속된다. 제 1 클록은 제 1 및 제 2 레지스터를 동시에 트리거(trigger)하고, 제 2 클록은 제 3 및 제 4 레지스터를 동시에 트리거한다. 제 1 및 제 2 클록은 서로 교번(alternate)한다. 제 5, 제 6, 제 7 및 제 8 레지스터 각각의 데이터 입력은 제 1, 제 2, 제 3 및 제 4 레지스터 각각의 데이터 출력에 각기 접속된다. 제 3 클록은 제 5 및 제 6 레지스터를 동시에 트리거하여, 직렬 4비트(a series of four bits)중 비트 0 및 비트 2를 각각 래치한다. 제 4 클록은 제 7 및 제 8 레지스터를 동시에 트리거하여, 직렬 4비트(a series of four bits)중 비트 1 및 비트 3를 각각 래치한다. 제 1 및 제 2 클록은 서로 동기적이다. 제 3 및 제 4 클록은 서로 동기적이며, 제 1 및 제 2 클록과는 비동기적이다. 4비트로 이루어진 제 9 레지스터는 제 5, 제 6, 제 7 및 제 8 레지스터의 출력들을 수신하여, 직렬 4비트에 대응하는 4개의 병렬 데이터 출력을 형성한다. 이들 병렬 출력들은 제 3 및 제 4 클록과 함께 이용할 수 있다.

94. 发明公开

KR1019980039228A 10GB/S 광전송 시스템에서의 STM-64데이타 다중화장치 失效
标题翻译： STM-64数据复用器在10GB / S光传输系统中
公开(公告)号：KR1019980039228A
公开(公告)日：1998-08-17
申请号：KR1019960058223
申请日：1996-11-27
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 이찬구 , 정철형 , 고정훈 , 이유경
IPC分类号： H04L12/20
摘要： 본 발명은 기존 광 전송망에서 사용하고 있는 데이터를 10Gb/s 데이터 스트림으로 변환하여 하나의 광선로에 제공하는 10Gb/s 광전송 시스템에서의 STM-64 데이타 다중화 장치에 관한 것으로써, 수신되는 데이더 스트림의 지연차를 없애주기 위하여 위상을 정렬하는 복수의 프레임 정렬 수단과, 상기 복수의 프레임 정렬 수단의 데이터 출력 신호에 오버헤드 삽입을 수행하는 세션 오버 헤드 처리 수단과, 상기 섹션 오버 헤드 처리 수단에서 오버 헤드가 삽입된 신호를 다중화하여 출력하는 제 1 다중화 및 분주 수단과, 상기 제 1 다중화 수단의 신호를 다중화하여 출력하는 제 2 다중화 및 분주 수단과, 상기 제 2 다중화 수단의 결과를 광신호로 변환하여 출력하는 광변환 수단과, 시스템 클럭을 기준으로 1차 클럭을 발생시키는 제 1 클럭 발생 수단과, 상기 제 1 클럭 발생 수단에서 발생되는 1차 클럭을 기준 입력으로 2차 클럭을 발생시키는 제 2 클럭 발생 수단으로 구성된다.

95. 发明授权

KR100124172B1 광대역 통신의 바이트/워드 변환 장치 失效
标题翻译：广播集成服务数字网络的字节/字转换设备
公开(公告)号：KR100124172B1
公开(公告)日：1997-12-01
申请号：KR1019940018822
申请日：1994-07-30
申请人： 대우전자주식회사
发明人： 이승열
IPC分类号： H04L12/20
摘要： The byte/word converter of a wide band communication includes: a connecting unit (110) for connecting data of word unit to a front and a rear ends; a controlling unit (120) inputting and outputting each control signal for respectively processing data of word unit to data of byte unit while communicating with the connecting unit (110); a FIFO (130) outputting data to be applied in byte unit according to the signal of the controlling unit (120); and a first register (140), a second register (150), the third register (160) and a fourth register (170) connected in parallel between the FIFO (130) and the connecting unit (110), and simultaneously outputting data stored in the byte unit while dividing data of the word unit in a unit of the byte according to the a signal of the controlling unit (120) to store it, thereby being capable of applying data to the connecting unit (110) in a unit of word.
摘要翻译：宽带通信的字节/字转换器包括：用于将字单元的数据连接到前端和后端的连接单元（110）控制单元（120），与所述连接单元（110）通信，输入并输出用于分别处理字单元数据到字节单元数据的每个控制信号; FIFO（130），根据控制单元（120）的信号输出要以字节单位施加的数据; 以及在FIFO（130）和连接单元（110）之间并联连接的第一寄存器（140），第二寄存器（150），第三寄存器（160）和第四寄存器（170），并且同时输出存储的数据在所述字节单元中，同时根据所述控制单元（120）的信号以字节为单位划分所述字单元的数据以存储所述字单元，从而能够以单位为单位向所述连接单元（110）应用数据字。

96. 发明授权

KR100123255B1 완전 분산형 에이티엠(ATM) 교환 시스템에서의 점대점 단방향 경로 제어 방법 失效
标题翻译：一种全方位分布式ATM交换系统中点对点交通控制的方法
公开(公告)号：KR100123255B1
公开(公告)日：1997-11-19
申请号：KR1019940033810
申请日：1994-12-12
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 정지훈 , 김승희 , 김한경
IPC分类号： H04L12/20
摘要： A method for controlling a point-to-point path in an asynchronous transfer mode(ATM) switching system is disclosed. The method for controlling the point-to-point path in the asynchronous transfer mode switching system comprises the steps of: requesting path establishment to a destination in an asynchronous transfer mode local subsystem of an origination; and determining a parameter and extracting connection path information in the asynchronous transfer mode local subsystem of the destination. Thereby, the method for controlling the point-to-point path in the asynchronous transfer mode switching system may efficiently control the point-to-point path and extend the system capacity.
摘要翻译：公开了一种在异步传输模式（ATM）交换系统中控制点对点路径的方法。用于控制异步传输模式切换系统中的点对点路径的方法包括以下步骤：在异步传输模式本地子系统中向目的地请求路径建立; 并确定参数并提取目的地的异步传输模式本地子系统中的连接路径信息。因此，用于控制异步传输模式切换系统中的点对点路径的方法可以有效地控制点对点路径并扩展系统容量。

97. 发明公开

KR1019970068297A 전송 다중화장치에서 에이 · 비신호의 처리 장치 无效
标题翻译：在传输复用装置中，
公开(公告)号：KR1019970068297A
公开(公告)日：1997-10-13
申请号：KR1019960005853
申请日：1996-03-06
申请人： 삼성전자주식회사
发明人： 금호준
IPC分类号： H04L12/20
摘要： 1. 청구 범위에 기재된 발명이 속한 기술분야:
전송장치에서 다중화처리장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제:
스위칭구조를 갖는 전송장치에서 A비트, B비트의 전송장치를 최소한으로 하여 정확하게 전송하고자 하며, 시그날링 처리를 위한 전용 디지탈 신호 처리장치를 채용하여 시스템에서 범용 마이크로 프로세서의 실제적인 실행향상을 위한 전송 다중화장치에서 에이, 비신호의 처리 장치를 제공한다.
3. 발명의 해결방법의 요지:
다수의 전송장치 및 티원/이원선로와 접속되어 송수신데이타를 다중화하여 전송하는 장치는 제1, 제2전송모드시 스위칭된 해당 전송장치에 제1전송데이타를 전송하는 스위칭유니트접속장치와, 제1, 제2전송모드시 인가되는 제2전송데이타를 티원/이원 데이타포맷에 맞도록 변환하여 상기 티원/이원선로로 출력하며, 제2 전송모드시 상기 티원/이원선로의 티원/이원 데이타를 상기 제2전송데이타로 변환하여 출력하는 프레임변환부와, 상기 제1전송모드시 상기 스위칭유니트접속장치의 상기 제1전송데이타를 한 채널이 끝날때마다 입력하여 출력하며, 상기 제2전송모드시 입력되는 제2전송데이타를 상기 스위칭유니트 접속장치로 출력하는 제1전송장치와, 상기 제2전송모드시 상기 프레임변환부의 상기 제2전송데이타를 한 채널이 끝날때마다 입력하여 력하며, 상기 제1전송모드시 입력되는 제1전송데이타를 상기 프레임변환수단으로 출력하는 제2전송장치와, 상기 제1전송모드시 상기 제1전송장치에서 입력되는 상기 제1전송데이타에서 해당 전송장치의 시그날링데이타만 추출하여 제1비트 조건에 맞는 제2비트데이타를 생성하여 상기 제1비트와 함께 상기 제2비트의 제2전성데이타를 상기 제2전송장치로 출력하며, 상기 제2전송모드시 상기 제2전송장치에서 입력되는 상기 제2전송데이타에서 해당리인의 시그날링데이타에서 제1비트만 추출한 제2전송데이타를 상기 제1전송장치로 출력하는 디지탈신호처리장치로 구성한다.
4.발명의 중요한 용도:
다중화 장치에서 전송장치와 T1 혹은 E1의 전송로상의 A, B비트를 최소한의 지연으로 전달하기 위해 이를 구현한다.

98. 发明公开

KR1019970056220A 단말기를 접속하기 위한 신호변환장치 失效
标题翻译：一种连接终端的信号转换装置
公开(公告)号：KR1019970056220A
公开(公告)日：1997-07-31
申请号：KR1019950047552
申请日：1995-12-07
申请人： 삼성전자주식회사
发明人： 박동현
IPC分类号： H04L12/20
摘要： 1. 청구 범위에 기재된 발명이 속한 기술분야
단말기를 접속하기 위한 신호 변환 장치에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
고속 데이타 전송에 사용되는 V.35단말기의 V.35신호를 RS232C신호로 변혼하는 단말기를 접속하기 위한 신호 변환 장치를 제공한다.
3. 발명의 해결방법의 요지
제1신호를 송수신하는 제1단말기와 제2신호를 송수신하는 제2단말기를 접속하기 위해 신호변환하는 장치에 있어서, 상기 제1단말기와 접속되어 상기 제1신호를 출력하며, 입력되는 상기 제1신호를 상기 제1단말기로 출력하는 제1접속장치와, 상기 제1접속장치에서 출력되는 제1신호를 TTL레벨로 변환하여 출력하며, 입력되는 상기 TTL레벨을 상기 제1신호로 변환하여 상기 제1접속장치로 출력하는 제1레벨컨버터와, 상기 제1레벨컨버터에서 출력되는 상기 TTL레벨을 제2신호로 변환하여 출력하며, 입력되는 상기 제2신호를 상기 TTL레벨로 변환하여 상기 제2레벨컨버터로 출력하는 제2레벨컨버터와, 상기 제2단말기와 접속되어 상기 제2레벨컨버터의 출력되는 상기 제2신호를 상기 제2단말기로 출력하며, 상기 제2단말기의 상기 제2신호를 상기 제2레벨컨버터로 출력하는 제2접속장치로 구성한다.
4. 발명의 중요한 용도
고속 데이타 전송에 사용되는 V.35단말기에 본 발명을 이용함으로 RS232C신호로 변환되어 일반 터이널에 접속이 가능하도록 하기 위해 구현한다.

99. 发明公开

KR1019970031548A 다수의 하이레벨 시리얼 통신확장칩을 수용한 보드의 인터럽트 처리방법 失效
标题翻译：容纳多个高级串行通信扩展芯片的电路板的中断处理方法
公开(公告)号：KR1019970031548A
公开(公告)日：1997-06-26
申请号：KR1019950046477
申请日：1995-11-30
申请人： 대우통신 주식회사
发明人： 이은숙
IPC分类号： H04L12/20

100. 发明公开

KR1019960020142A 디지틀데이터속도정합용선입선출메모리장치 失效
标题翻译：数字数据速率匹配费用I /
公开(公告)号：KR1019960020142A
公开(公告)日：1996-06-17
申请号：KR1019940031593
申请日：1994-11-28
申请人： 한국전자통신연구원 , 주식회사 케이티
发明人： 전용일 , 전병윤 , 한운영
IPC分类号： H04L12/20
摘要： 본 발명은 전송속도가 다른 종합정보통신망의 표준화된 프레임인선로 프레임과 자체적으로 정의된 자체 프레임을 정합하도록 한 디지틀 데이타 속도 정합용 선입 선출 메모리 장치에 관한 것으로, 데이터 입력용 신호(fifo-write)와 데이타 출력용 신호(fifo-read)를 단순화하는 펄스 발생부(12)와, 상기 펄스 발생부(12)로 부터 제어용 쓰기 신호 및 읽기 신호에 따라 데이타(data-in(17 : 0))를 출력단자(data-out(17 : 0))에 재배치하는 제어로직 및 레지스터(13)와, 상기 제어로직 및 레지스터(13)의 재배치된 레지스터 상태를 저장하는 상태 레지스터(14)와, 동기클럭(sys-clk)을 상기 펄스 발생부(12), 제어로직 및 레지스터(13) 및 상태 레지스터(14)에 제공하기 위한 동기부(11)를 구비하는 것을 특징으로 하여, 정보 전송속도가 다른 각각의 프레임을 상위 계층 기능 처리부로 달할 수 있고, 집적 회로화가 용이한 효과가 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式