专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020100011285A 프리 디코더를 구비하는 디스플레이 구동회로 및 그구동방법 无效
标题翻译：显示驱动器集成电路，包括预解码器及其操作方法
公开(公告)号：KR1020100011285A
公开(公告)日：2010-02-03
申请号：KR1020080072431
申请日：2008-07-24
申请人： 삼성전자주식회사
发明人： 이우녕 , 최창휘 , 박천욱
IPC分类号： G09G3/36 , G09G3/20 , G02F1/133
CPC分类号： G09G3/3688 , G09G3/2011
摘要： PURPOSE: A display driving circuit including a pre-decoder and a driving method thereof are provided to control a slew rate of outputted gradation data by performing a pre-decoding operation. CONSTITUTION: A gradation voltage generator(140) receives at least one gamma reference voltage and generates a plurality of gradation voltages. A main decoder(122) receives the gradation voltage and the data from the outside and selectively outputs the gradation voltage. A pre-decoder(121) outputs the pre-charge voltage by decoding a part of data. An output buffer(130) outputs the gradation data for driving the display device. The pre-decoder receives and buffers a part of the gradation voltages. A switch unit(123) supplies the output of the pre-decoder and the main decoder to the output buffer.
摘要翻译：目的：提供一种包括预解码器及其驱动方法的显示驱动电路，以通过执行预解码操作来控制输出灰度数据的转换速率。构成：灰度电压发生器（140）接收至少一个伽马参考电压并产生多个灰度电压。主解码器（122）从外部接收灰度电压和数据，并选择性地输出灰度电压。预解码器（121）通过解码部分数据来输出预充电电压。输出缓冲器（130）输出用于驱动显示装置的灰度数据。预解码器接收并缓冲一部分灰度电压。开关单元（123）将预解码器和主解码器的输出提供给输出缓冲器。

2. 发明公开

KR1020060074933A 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 有权
标题翻译：具有输出信号改善的液晶显示器输出缓冲器在液晶显示器的源驱动器中的输出缓冲器
公开(公告)号：KR1020060074933A
公开(公告)日：2006-07-03
申请号：KR1020040113923
申请日：2004-12-28
申请人： 삼성전자주식회사
发明人： 이승정 , 김도윤 , 최창휘
IPC分类号： G09G3/36
CPC分类号： G09G3/3688 , G09G2310/0291 , H03K19/01721
摘要： 액정표시장치의 소오스 구동부에서 출력 신호의 슬루 레이트를 개선한 출력 버퍼가 개시된다. 본 발명의 실시예에 따른 출력 버퍼는 차동 증폭부, 제어부 및 출력부를 구비한다. 차동 증폭부는 스위칭 신호 및 반전 스위칭 신호를 수신하고, 입력신호 및 출력신호를 차동 입력하여 상기 입력신호의 논리 레벨과 반대되는 논리 레벨을 가지는 풀업 신호와 상기 풀업신호의 논리 레벨과 반대되는 논리 레벨을 갖는 제어신호를 발생한다. 제어부는 상기 입력 신호의 로우 레벨에서, 상기 제어신호와 소정의 전압 레벨을 갖는 제1바이어스 전압에 응답하여 출력 노드를 제어 전압의 전압 레벨로 설정시킨다. 출력부는 상기 풀업 신호와 상기 제1바이어스 전압에 응답하여 상기 출력 노드에서 출력되는 상기 출력 신호의 전압 레벨이 전원전압과 상기 제어 전압사이를 스윙하도록 제어한다. 상기 제어 전압의 전압 레벨은 상기 전원 전압의 전압 레벨의 절반일 수 있다. 상술한 바와 같이 본 발명에 따른 액정표시장치의 소오스 구동부에서 출력 신호의 슬루 레이트를 개선한 출력 버퍼는 제어부에 의하여 출력 노드의 전압 레벨을 제어함으로써 출력부의 구동 능력을 향상시켜 출력 신호의 슬루 레이트를 개선시킬 뿐만 아니라 소비 전력을 감소 시킬 수 있는 장점이 있다.

3. 发明授权

KR100608106B1 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 失效
标题翻译：具有源线修复功能的液晶显示装置和修复源线的方法
公开(公告)号：KR100608106B1
公开(公告)日：2006-08-02
申请号：KR1020030082620
申请日：2003-11-20
申请人： 삼성전자주식회사
发明人： 김경면 , 최창휘
IPC分类号： G02F1/133
CPC分类号： G09G3/3688 , G09G3/3648 , G09G2310/0291 , G09G2330/08 , Y10S345/904
摘要： 액정 패널상의 소스 라인들 중 적어도 하나의 소스 라인이 단선이 된 경우 단선된 소스 라인 중 소스 구동신호가 공급되지 않는 부분에 소스 구동신호를 공급할 수 있는 소스 구동회로가 개시되어 있다. 소스 구동회로는 쉬프트 레지스터부, 래치부, D/A 컨버터부, 버퍼부, 및 적어도 하나의 소스 라인 리페어 회로를 구비한다. 소스 라인 리페어 회로는 공통전압 신호와 단선된 소스 라인에 대응하는 소스 구동신호를 수신하고, 소스 구동신호에 응답하여 버퍼부를 구성하는 증폭기와 동일한 타입의 증폭기를 선택하고 그 출력신호를 단선된 소스 라인 중 소스 구동신호가 공급되지 않는 부분에 공급한다. 따라서, 소스 구동회로는 버퍼부를 구성하는 증폭기와 동일한 타입의 증폭기를 선택할 수 있는 소스 라인 리페어 회로를 구비함으로써 소스 구동신호가 공급되지 않는 단선된 소스 라인 부분에 소스 구동신호를 안전하게 공급할 수 있다.

4. 发明公开

KR1020050048878A 소스 라인 리페어 기능을 갖는 액정표시장치 및 소스 라인리페어 방법 失效
标题翻译：具有源线修复功能的液晶显示装置和修复源线的方法
公开(公告)号：KR1020050048878A
公开(公告)日：2005-05-25
申请号：KR1020030082620
申请日：2003-11-20
申请人： 삼성전자주식회사
发明人： 김경면 , 최창휘
IPC分类号： G02F1/133
CPC分类号： G09G3/3688 , G09G3/3648 , G09G2310/0291 , G09G2330/08 , Y10S345/904
摘要： 액정 패널상의 소스 라인들 중 적어도 하나의 소스 라인이 단선이 된 경우 단선된 소스 라인 중 소스 구동신호가 공급되지 않는 부분에 소스 구동신호를 공급할 수 있는 소스 구동회로가 개시되어 있다. 소스 구동회로는 쉬프트 레지스터부, 래치부, D/A 컨버터부, 버퍼부, 및 적어도 하나의 소스 라인 리페어 회로를 구비한다. 소스 라인 리페어 회로는 공통전압 신호와 단선된 소스 라인에 대응하는 소스 구동신호를 수신하고, 소스 구동신호에 응답하여 버퍼부를 구성하는 증폭기와 동일한 타입의 증폭기를 선택하고 그 출력신호를 단선된 소스 라인 중 소스 구동신호가 공급되지 않는 부분에 공급한다. 따라서, 소스 구동회로는 버퍼부를 구성하는 증폭기와 동일한 타입의 증폭기를 선택할 수 있는 소스 라인 리페어 회로를 구비함으로써 소스 구동신호가 공급되지 않는 단선된 소스 라인 부분에 소스 구동신호를 안전하게 공급할 수 있다.

5. 发明公开

KR1020020088545A 고속 위상 동기 루프 회로 无效
标题翻译：高速PLL电路
公开(公告)号：KR1020020088545A
公开(公告)日：2002-11-29
申请号：KR1020010027280
申请日：2001-05-18
申请人： 삼성전자주식회사
发明人： 최창휘 , 김상곤
IPC分类号： H03L7/08
摘要： PURPOSE: A high-speed PLL(Phase Locked Loop) circuit is provided to perform continuously an oscillating operation though an input voltage of 0 volt is applied. CONSTITUTION: A VCO(Voltage Controlled Oscillator) circuit(20') is formed with a VCO bias portion(22') and a VCO output portion(24'). The VCO bias portion(22') outputs bias voltages(VBIAS1',VBIAS2') to the VCO output portion(24') in response to a control signal(VCONTROL) when a control signal is in an active state. The VCO output portion(24') generates an output signal(fo) in response to the bias voltages(VBIAS1',VBIAS2'). The VCO bias portion(22') is formed with 4 PMOS transistors(MP10,MP12,MP14,MP16), 5 NMOS transistors(MN10,MN12,MN14,MN16,MN18), and a resistance. The VCO output portion(24') is formed with an operation amplifier, a VCO cell, and a ring oscillator.
摘要翻译：目的：提供高速PLL（锁相环）电路，通过施加0伏的输入电压来连续执行振荡操作。构成：VCO（压控振荡器）电路（20'）形成有VCO偏置部分（22'）和VCO输出部分（24'）。当控制信号处于活动状态时，VCO偏压部分（22'）响应于控制信号（VCONTROL）将偏置电压（VBIAS1'，VBIAS2'）输出到VCO输出部分（24'）。 VCO输出部分（24'）响应于偏置电压（VBIAS1'，VBIAS2'）产生输出信号（fo）。 VCO偏置部分（22'）由4个PMOS晶体管（MP10，MP12，MP14，MP16），5个NMOS晶体管（MN10，MN12，MN14，MN16，MN18）和电阻构成。 VCO输出部分（24'）由运算放大器，VCO单元和环形振荡器构成。

6. 发明公开

KR1020000018503A 반도체 장치의 데이터 입력/출력 버퍼 회로 无效
标题翻译：半导体器件的数据输入/输出缓冲电路
公开(公告)号：KR1020000018503A
公开(公告)日：2000-04-06
申请号：KR1019980036107
申请日：1998-09-02
申请人： 삼성전자주식회사
发明人： 최창휘
IPC分类号： G11C7/00
摘要： PURPOSE: A data input/output buffer circuit of semiconductor is provided to prevent the current consumption generated at the data input buffer circuit when data output is performed. CONSTITUTION: A data input/output buffer circuit(100) of semiconductor comprises: an internal integrated circuit; a pad(102) performing data input/output; an output buffer circuit being connected to the pad(102) and transferring data from the internal integrated circuit to the pad(102); and an input buffer circuit being connected to the pad(102) and transferring the data to the internal integrated circuit through the pad(102), wherein the input buffer circuit comprises: a pull up transistor and a pull down transistor being turned-on/turned-off according to a potential of the pad(102); a first switching transistor being connected between the pull up transistor and source voltage(VDD) and being turned-on/turned-off according to a control signal; and a second switching transistor being connected between outputs of the pull up and pull down transistors and source voltage(VDD) and being turned-on/turned-off according to the control signal.
摘要翻译：目的：提供半导体的数据输入/输出缓冲电路，以防止在执行数据输出时在数据输入缓冲电路产生的电流消耗。构成：半导体的数据输入/输出缓冲电路（100）包括：内部集成电路; 执行数据输入/输出的焊盘（102）; 输出缓冲器电路连接到所述焊盘（102）并将数据从所述内部集成电路传送到所述焊盘（102）; 以及输入缓冲电路，其连接到所述焊盘（102），并通过所述焊盘（102）将所述数据传送到所述内部集成电路，其中所述输入缓冲电路包括：上拉晶体管和下拉晶体管，其导通/ 根据垫（102）的电位关闭; 连接在上拉晶体管和源极电压（VDD）之间并根据控制信号导通/关断的第一开关晶体管; 并且第二开关晶体管连接在上拉和下拉晶体管的输出端与源极电压（VDD）之间，并根据控制信号导通/截止。

7. 发明公开

KR1020080101498A 높은 온도 계수를 갖는 온도-비례 전류 생성회로, 상기온도-비례 전류 생성회로를 포함하는 디스플레이 장치 및그 방법 有权
标题翻译：具有高温系数的PTAT电流发生电路，显示装置及其方法
公开(公告)号：KR1020080101498A
公开(公告)日：2008-11-21
申请号：KR1020070048691
申请日：2007-05-18
申请人： 삼성전자주식회사
发明人： 백승환 , 최창휘 , 김형태
IPC分类号： G05F3/26 , G09G3/30
CPC分类号： G05F3/30
摘要： A PTAT current generation circuit having high temperature coefficient, a display device including the same and a driving method thereof improve an output characteristic of the PTAT current generation circuit by using a transistor operating in a weak inversion region. A current mirror(12) is connected between a first supply voltage, a first node and a second node. A level control part(15) is connected between a first node, a second node, and a second supply voltage. The level control part controls the level of the output current of the current mirror based on the voltage level of the second node and the first node. The level control part includes first to third transistors. The first transistor is connected between the first node and the second supply voltage. At least one second transistor is connected between the second node and the third node, and operates in the weak inversion region. The third transistor is connected between the third node and the second supply voltage.
摘要翻译：具有高温度系数的PTAT电流产生电路，包括该PTAT电流产生电路的显示装置及其驱动方法通过使用在弱反转区域中工作的晶体管来提高PTAT电流产生电路的输出特性。电流镜（12）连接在第一电源电压，第一节点和第二节点之间。电平控制部分（15）连接在第一节点，第二节点和第二电源电压之间。电平控制部分基于第二节点和第一节点的电压电平来控制电流镜的输出电流的电平。电平控制部分包括第一至第三晶体管。第一晶体管连接在第一节点和第二电源电压之间。至少一个第二晶体管连接在第二节点和第三节点之间，并且在弱反转区域中操作。第三晶体管连接在第三节点和第二电源电压之间。

8. 发明授权

KR100723481B1 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 有权
标题翻译：输出缓冲器具有提高液晶显示器源驱动器输出信号的转换速度
公开(公告)号：KR100723481B1
公开(公告)日：2007-05-31
申请号：KR1020040113923
申请日：2004-12-28
申请人： 삼성전자주식회사
发明人： 이승정 , 김도윤 , 최창휘
IPC分类号： G09G3/36
CPC分类号： G09G3/3688 , G09G2310/0291 , H03K19/01721
摘要： 액정표시장치의 소오스 구동부에서 출력 신호의 슬루 레이트를 개선한 출력 버퍼가 개시된다. 본 발명의 실시예에 따른 출력 버퍼는 차동 증폭부, 제어부 및 출력부를 구비한다. 차동 증폭부는 스위칭 신호 및 반전 스위칭 신호를 수신하고, 입력신호 및 출력신호를 차동 입력하여 상기 입력신호의 논리 레벨과 반대되는 논리 레벨을 가지는 풀업 신호와 상기 풀업신호의 논리 레벨과 반대되는 논리 레벨을 갖는 제어신호를 발생한다. 제어부는 상기 입력 신호의 로우 레벨에서, 상기 제어신호와 소정의 전압 레벨을 갖는 제1바이어스 전압에 응답하여 출력 노드를 제어 전압의 전압 레벨로 설정시킨다. 출력부는 상기 풀업 신호와 상기 제1바이어스 전압에 응답하여 상기 출력 노드에서 출력되는 상기 출력 신호의 전압 레벨이 전원전압과 상기 제어 전압사이를 스윙하도록 제어한다. 상기 제어 전압의 전압 레벨은 상기 전원 전압의 전압 레벨의 절반일 수 있다. 상술한 바와 같이 본 발명에 따른 액정표시장치의 소오스 구동부에서 출력 신호의 슬루 레이트를 개선한 출력 버퍼는 제어부에 의하여 출력 노드의 전압 레벨을 제어함으로써 출력부의 구동 능력을 향상시켜 출력 신호의 슬루 레이트를 개선시킬 뿐만 아니라 소비 전력을 감소 시킬 수 있는 장점이 있다.

9. 发明公开

KR1020040057491A 액정표시장치의 소오스 구동부에서 높은 슬루율을 갖는출력 버퍼 失效
标题翻译：液晶显示装置的源驱动器中具有高电平速率的输出缓冲器
公开(公告)号：KR1020040057491A
公开(公告)日：2004-07-02
申请号：KR1020020084241
申请日：2002-12-26
申请人： 삼성전자주식회사
发明人： 이승정 , 김도윤 , 최창휘 , 박정태
IPC分类号： G09G3/36
摘要： PURPOSE: An output buffer having a high slew rate in a source driver of a liquid crystal display device is provided to improve the driving capability by controlling the voltage level with the control transistor or the invertor, thereby improving the slew rate characteristics. CONSTITUTION: An output buffer having a high slew rate in a source driver of a liquid crystal display device includes a differential amplifying circuit(100), a control circuit(110) and an output circuit(120). The differential amplifying circuit(100) generates a first control signal obtained by differential amplifying the input signal and the pull-up(or -down) signal having a characteristics inverted to the input signal by inputting the input signal and the feedback output signal. The control circuit(110) is driven in response to a predetermined bias voltage and the first control signal and has a characteristics inverted to the first control signal. And, the output circuit(120) generates an output signal following the input signal while it is charged and discharged to the supply power level or the ground power level in response to the pull-up(or -down) signal and the second control signal.
摘要翻译：目的：提供一种在液晶显示装置的源极驱动器中具有高压摆率的输出缓冲器，以通过控制晶体管或反相器控制电压电平来提高驱动能力，从而提高压摆率特性。构成：在液晶显示装置的源极驱动器中具有高压摆率的输出缓冲器包括差分放大电路（100），控制电路（110）和输出电路（120）。差分放大电路（100）通过输入输入信号和反馈输出信号，生成通过差分放大输入信号和具有与输入信号反相的特性的上拉（或下降）信号而获得的第一控制信号。控制电路（110）响应于预定的偏置电压和第一控制信号而被驱动并具有与第一控制信号相反的特性。并且，输出电路（120）响应于上拉（或下降）信号和第二控制信号而在输入信号被充电并且放电到电源功率电平或接地功率电平之前产生跟随输入信号的输出信号。

10. 发明公开

KR1019990069094A 반도체 장치의 고전압 검출 회로 无效
标题翻译：半导体器件的高电压检测电路
公开(公告)号：KR1019990069094A
公开(公告)日：1999-09-06
申请号：KR1019980003120
申请日：1998-02-04
申请人： 삼성전자주식회사
发明人： 최창휘
IPC分类号： G11C5/14
摘要： 본 발명은 반도체 장치의 고전압 검출 회로에 관한 것으로서, 고전압이 요구되는 구간 동안에 활성화되는 신호에 응답해서 상기 고전압을 분압하기 위한 분압 수단과; 기준 전압과 상기 분압을 비교하여 상기 분압이 상기 기준 전압에 비해서 높을 때 비교 신호를 발생하는 비교 수단 및; 입력 단자 및 출력 단자를 구비하며, 상기 신호에 응답해서 상기 입력 단자를 통해서 제공되는 상기 비교 신호를 상기 출력 단자로 출력하는 출력 수단을 포함하되; 상기 출력 수단은, 상기 신호에 제어되며, 전압 전원과 상기 출력 수단의 입력 단자 사이에 연결되는 MOS 트랜지스터와; 상기 비교 신호를 반전시키기 위한 제 1 반전기와; 상기 비교 신호에 응답해서 상기 제 1 반전기의 출력을 반전시키기 위한 제 2 반전기 및; 접지된 일 입력 단자, 상기 제 2 반전기의 출력을 제공받는 타 입력 단자 및 상기 출력 수단의 출력 단자에 연결되는 출력 단자를 갖는 노어 게이트로 구성되는 것을 포함한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式