专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2020154697A メモリシステム及びメモリシステムの制御方法审中-公开
公开(公告)号：JP2020154697A
公开(公告)日：2020-09-24
申请号：JP2019052380
申请日：2019-03-20
申请人：キオクシア株式会社
发明人：陳永智
IPC分类号： G06F13/16 , G06F12/00 , G06F13/10 , G06F13/14 , G06F13/38 , G06F13/18
摘要：【課題】メモリシステムを備えるネットワーク環境においてQoS(Quality of Service)を向上させるメモリシステムを提供する。【解決手段】情報処理システム1Aにおいて、メモリシステム2は、不揮発性メモリ10とコントローラとを含む。コントローラは、外部の装置(情報処理装置1)と通信し、不揮発性メモリを制御する。コントローラは、第1のバーチャルチャネルと第1の優先度とを関連付けており第2のバーチャルチャネルと第1の優先度よりも低い第2の優先度とを関連付けている優先度関係情報に基づいて、外部の装置から、第1のバーチャルチャネルを使用して、第1の優先度に対応する第1の通信情報を受信し、外部の装置から、第2のバーチャルチャネルを使用して、第2の優先度に対応する第2の通信情報を受信する。【選択図】図1

2. 发明专利

JP2019536136A プラットフォームマージニング及びデバッグのためのソフトウェアモードレジスタアクセス审中-公开
公开(公告)号：JP2019536136A
公开(公告)日：2019-12-12
申请号：JP2019520832
申请日：2017-07-27
申请人：アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド , ADVANCED MICRO DEVICES INCORPORATED
发明人：ケビンエム. ブランドル , スコットピー. マーフィー , ジェームズアール. マグロ , パラミットケイ. ルバーナ
IPC分类号： G06F12/00 , G06F13/18 , G06F12/06
摘要：データ処理システムは、メモリチャネルと、メモリチャネルに接続されたデータプロセッサと、を含む。データプロセッサは、メモリチャネルに接続されたメモリコントローラを含み、ダブルデータレートメモリの少なくとも1つのランクにアクセスするように構成されている。メモリコントローラは、受信したメモリアクセス要求を記憶するコマンドキューと、コマンドキューからメモリアクセス要求を抽出して、メモリアクセス要求をメモリチャネルに提供するアービタと、を含む。メモリアクセス要求は、所定の基準に基づいて、及び、保留中の動作を静止させるモードレジスタアクセス要求に応じて選択される。また、メモリコントローラは、モードレジスタアクセス要求に応じて、メモリバスに対する少なくとも1つの対応するモードレジスタセットコマンドを生成するモードレジスタアクセスコントローラを含む。そして、メモリコントローラは、メモリバスの制御をアービタに解放する。【選択図】図5

3. 发明专利

JP2019185447A メモリコントローラ、画像処理装置及びデータ転送方法审中-公开
公开(公告)号：JP2019185447A
公开(公告)日：2019-10-24
申请号：JP2018076409
申请日：2018-04-11
申请人：キヤノン株式会社
发明人：横井敬明
IPC分类号： G06F13/18 , G06F13/12 , G06F13/362 , G06F12/00
摘要：【課題】メモリに対する高速なデータ転送を実現し得るメモリコントローラ、画像処理装置及びデータ転送方法を提供する。【解決手段】画像処理装置100において、メモリコントローラ104は、コマンドを保持する保持手段114と、コマンドの発行順序を入れ替る入れ替え手段115と、を備える。該入れ替え手段は、メモリ105に備えられている複数のバンクのうちの第1のバンクに対するアクセスが行われる所定コマンドが保持手段に保持されている場合に、所定コマンドが発行される前の所定期間において第1のバンクとは異なる第2のバンクに対するアクセスが行われるコマンドが発行されるように、保持手段から出力されるコマンドの発行順序を入れ替える。【選択図】図1

4. 发明专利

JP5836903B2 情報処理装置有权
公开(公告)号：JP5836903B2
公开(公告)日：2015-12-24
申请号：JP2012194380
申请日：2012-09-04
申请人：株式会社東芝
发明人：近藤伸宏
IPC分类号： G06F13/16 , G06F12/00 , G06F13/18
CPC分类号： G06F3/0605 , G06F13/385 , G06F3/0614 , G06F3/0635 , G06F3/0659 , G06F3/0679 , G06T1/60 , H04N1/2129 , G06F2206/1014

5. 发明专利

JP5464676B2 Semiconductor device 有权
公开(公告)号：JP5464676B2
公开(公告)日：2014-04-09
申请号：JP2012099608
申请日：2012-04-25
申请人：ルネサスエレクトロニクス株式会社
发明人：雄樹近藤
IPC分类号： G06F12/02 , G06F13/18

6. 发明专利

JP2014052908A Information processor 有权
标题翻译：信息处理器
公开(公告)号：JP2014052908A
公开(公告)日：2014-03-20
申请号：JP2012197829
申请日：2012-09-07
申请人： Toshiba Corp , 株式会社東芝
发明人： KONDO NOBUHIRO
IPC分类号： G06F12/00 , G06F13/18 , G06F13/362
CPC分类号： G06F3/0605 , G06F3/0635 , G06F3/0659 , G06F3/0679 , G06F12/0246 , G06F13/385 , G06F2206/1014 , G06F2212/7201 , G06T1/60 , H04N1/2129
摘要： PROBLEM TO BE SOLVED: To provide a high-quality information processor.SOLUTION: An information processor comprises: a host device 1; a semiconductor memory device 2 having a nonvolatile semiconductor memory 210; and a communication path 3 that connects the host device 1 and semiconductor memory device 2. The host device 1 comprises: a first storage unit 100; and a first control unit 120 to which the first storage unit 100 and communication path 3 are connected, the control unit 120 controlling the first storage unit. The communication path 3 includes a plurality of ports to each of which a priority is assigned. The semiconductor memory device 2 is connected to the communication path 3 and includes a control unit 200 that transmits a first command including a first flag which determines the priority on the basis of a priority of the kind of data transmitted and received to and from the first storage unit 100. The first control unit 120 performs, when receiving the first command, transmission and reception of data between the first storage unit 100 and second control unit 200 via a port corresponding to the priority on the basis of the first flag.
摘要翻译：要解决的问题：提供高质量的信息处理器。解决方案：信息处理器包括：主机1; 具有非易失性半导体存储器210的半导体存储器件2; 以及连接主机设备1和半导体存储设备2的通信路径3.主机设备1包括：第一存储单元100; 以及连接有第一存储单元100和通信路径3的第一控制单元120，控制单元120控制第一存储单元。通信路径3包括分配优先级的多个端口。半导体存储器件2连接到通信路径3，并且包括控制单元200，该控制单元200发送包括第一标志的第一命令，该第一命令基于从第一个发送和接收的数据的类型的优先级确定优先级第一控制单元120在接收到第一命令时，基于第一标志，经由与优先级对应的端口在第一存储单元100和第二控制单元200之间进行数据的发送和接收。

7. 发明专利

JP2012198904A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2012198904A
公开(公告)日：2012-10-18
申请号：JP2012099608
申请日：2012-04-25
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： KONDO TAKEKI
IPC分类号： G06F12/02 , G06F3/06 , G06F13/18 , G06F13/28
摘要： PROBLEM TO BE SOLVED: To provide a mechanism for interrupting access to an unauthorized address from a bus master device connected to a system bus of a processor with smaller circuit size.SOLUTION: According to a system bus type, an unauthorized address access interruption mechanism is inserted in an address line and a control line between a bus master device and a bus, or in a control circuit part of the bus. The unauthorized address access interruption mechanism includes a register for setting an address range permitting the access. Whether an address output to the address line is within this range is determined by a comparator. When the address is out of the range, the output of the control line is suppressed, whereby the unauthorized address access is interrupted.
摘要翻译：要解决的问题：提供一种用于中断从连接到具有较小电路尺寸的处理器的系统总线的总线主设备访问未经授权的地址的机制。解决方案：根据系统总线类型，将未经授权的地址访问中断机制插入到总线主设备和总线之间的地址线和控制线，或总线的控制电路部分中。未授权的地址访问中断机制包括用于设置允许访问的地址范围的寄存器。输出到地址线的地址是否在此范围内由比较器确定。当地址超出范围时，控制线的输出被抑制，从而中断了未经授权的地址访问。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP4712110B2 In memory control to the data processing system 有权
公开(公告)号：JP4712110B2
公开(公告)日：2011-06-29
申请号：JP2009272138
申请日：2009-11-30
申请人：エイアールエムリミテッド
发明人：カーショウダニエル
IPC分类号： G06F12/08 , G06F12/00 , G06F12/06 , G06F12/12 , G06F13/18
CPC分类号： G06F12/127 , G06F12/0804 , G06F13/18

9. 发明专利

JP4597608B2 I was aware of the continuous medium priority storage device scheduler 有权
公开(公告)号：JP4597608B2
公开(公告)日：2010-12-15
申请号：JP2004236041
申请日：2004-08-13
申请人：マイクロソフトコーポレーション
发明人：ウィン−シーリュウジェーン , シダーサ , ディー．ヘンデルマシュー
IPC分类号： G06F3/06 , G06F9/48 , G06F9/44 , G06F9/46 , G06F13/00 , G06F13/18
CPC分类号： G06F3/0659 , G06F3/0613 , G06F3/0656 , G06F3/0676

10. 发明专利

JP4178268B2 Micro controller 有权
公开(公告)号：JP4178268B2
公开(公告)日：2008-11-12
申请号：JP2000332320
申请日：2000-10-31
申请人：富士通マイクロエレクトロニクス株式会社
发明人：泰之堀
IPC分类号： G06F13/16 , G06F12/00 , G06F12/08 , G06F13/00 , G06F13/18 , G06F13/362 , G06F15/78
CPC分类号： G06F13/1663 , G06F12/0802 , G06F13/18

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式