专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2016063535A ダイレクトデジタル無線周波数変調器审中-公开
标题翻译：直接数字无线电频率调制器
公开(公告)号：JP2016063535A
公开(公告)日：2016-04-25
申请号：JP2015175463
申请日：2015-09-07
申请人：アイメック・ヴェーゼットウェー , IMEC VZW
发明人：マルク・インゲルス
IPC分类号： H03D7/00 , H04B1/04 , H04B1/00 , H03D7/12
CPC分类号： H04L27/122 , H03C3/02 , H03K5/01 , H04B1/0007
摘要：【課題】ダイレクトデジタル無線周波数変調器を提供する。【解決手段】マルチビットデジタル信号を供給されるように設けられた入力端子IN1〜INnと、各変換器回路がマルチビットデジタル信号の1ビットを入力端子に受信し、1ビットに従ってアナログ信号を変換器回路の出力端子OUT1〜OUTnに出力するように設けられた複数の変換器回路CC1〜CCnとを備える。各変換器回路が、変換器回路にアナログ信号を生成させるために、1ビットを受信するように設けられた入力トランジスタと、電流源トランジスタと、アナログ出力信号Aを供給するために各変換器回路の出力端子に接続された周波数変調器出力端子12とを備えたダイレクトデジタル無線周波数変調器10において、変換器回路はさらに、電流源トランジスタに縦続に接続された追加トランジスタを備える。【選択図】図3
摘要翻译：要解决的问题：提供直接数字射频调制器。解决方案：本发明涉及一种直接数字射频调制器10，其包括多个输入端IN1至INn，用于馈送多位数字信号;以及多个转换器电路CC1至CCn，每个转换器电路被布置用于在输入端子处接收多位数字信号的一位，并且根据该位在转换器电路输出端OUT1至OUTn输出模拟信号，每个转换器电路包括输入晶体管，其被配置为接收一位以使得转换器电路产生模拟信号，电流源晶体管和连接到每个转换器电路的输出端的频率调制器输出端12，用于提供模拟输出信号 A，其特征在于，转换器电路还包括级联到电流源tr的附加晶体管图3

2. 发明专利

JP5697066B1 パルス生成装置有权
标题翻译：脉冲生成装置
公开(公告)号：JP5697066B1
公开(公告)日：2015-04-08
申请号：JP2014533300
申请日：2014-03-27
申请人：古河電気工業株式会社 , 古河AS株式会社
发明人：石田順士 , 青柳靖 , 高橋慶
IPC分类号： G01S7/282
CPC分类号： H04L25/4902 , G01S13/106 , G01S13/30 , G01S7/023 , G01S7/282 , H04L27/122
摘要：簡単な構成でパルスパターンを好適に調整して出力することが可能なパルス生成装置を提供する。パルス生成装置100は、所定周波数の搬送波を生成する高周波発振器110と、ベースバンドで所定のパルス形状の信号を生成するベースバンドパルス生成部120と、ベースバンドパルス生成部120でパルスを生成するタイミングを制御するタイミング生成器130と、高周波発振器110から出力される搬送波をベースバンドパルス生成部120から出力されるパルスで変調するミキサ140と、を備えている。タイミング生成器130は、ベースバンドパルス生成部120から出力されるパルスの波形を調整することが可能となっている。
摘要翻译：提供能够适当地调整，并输出利用简单的结构的脉冲图案的脉冲发生器装置。脉冲发生器100，其生成具有预定频率的载波的高频振荡器110生成一个基带脉冲发生器120，其产生具有在基带的预定的脉冲形状的信号，在基带脉冲发生器120的定时脉冲用于控制定时发生器130，和用于从所述基带脉冲发生器120调制的脉冲输出从高频振荡器110输出的载波的混合器140。定时发生器130，它能够调整由所述基带脉冲发生器120输出的脉冲的波形。

4. 发明专利

JP4802122B2 Digital method of Gaussian frequency shift / frequency shift keying circuit and related methods 有权
公开(公告)号：JP4802122B2
公开(公告)日：2011-10-26
申请号：JP2007054519
申请日：2007-03-05
申请人：普誠科技股▲ふん▼有限公司
发明人：國威張 , 文正李
IPC分类号： H04L27/12
CPC分类号： H04L27/122

5. 发明专利

JP2003500958A Digital synthesizer in accordance with the coherent division 审中-公开
公开(公告)号：JP2003500958A
公开(公告)日：2003-01-07
申请号：JP2000620447
申请日：2000-05-16
申请人：タレス
发明人：パスカルガベ , グウイジャン−リュクドゥ
IPC分类号： H03B28/00 , G06F1/03 , G06F7/72 , H04L27/12
CPC分类号： H04L27/122 , G06F1/0328 , G06F7/72
摘要： (57)【要約】本発明は、直接デジタル周波数合成装置に関する。この装置は、周波数制御ワードから第１の位相法則を発生するためのモジュロ−Ｍのコヒーレントアキュムレータ（１）と、第１の位相法則から得られる第２の位相法則によってアドレス指定され、デジタル正弦波信号を発生するためのテーブル（２）と、デジタル正弦波信号をアナログ正弦波信号に変換するためのデジタル／アナログ変換器（３）と、アナログ正弦波信号をフィルタリングするためのフィルタ（４）と、フィルタリングされた信号を分割するための分割器（５）とを含み、この分割器がＭよりもある程度低い次数を有し、かつ、分割の後に信号を再び同期させるための同期パルスによってドライブされる同期入力を有し、この同期パルスは位相法則から生じたものである。用途は、特にレーダのためのデジタルシンセサイザである。

6. 发明专利

JP2008178135A Radio receiving circuit, radio transmitting circuit, and method of operating radio receiving circuit 审中-公开
标题翻译：无线电接收电路，无线电发射电路和无线电接收电路的操作方法
公开(公告)号：JP2008178135A
公开(公告)日：2008-07-31
申请号：JP2008053065
申请日：2008-03-04
申请人： Telefon Ab L M Ericsson , テレフオンアクチーボラゲットエルエムエリクソン(パブル)
发明人： GAERDENFORS KARL HAKAN TORBJOE , MATTISSON SVEN ERIK , HAARTSEN JACOBUS CORNELIS
IPC分类号： H04B1/26 , H04B1/38 , H04B1/04
CPC分类号： H04B1/44 , H04B1/3833 , H04B1/408 , H04B1/715 , H04B15/00 , H04B2001/7152 , H04J3/10 , H04L5/1461 , H04L27/122
摘要： PROBLEM TO BE SOLVED: To provide a radio transceiver circuit capable of significantly reducing the overall size thereof.
SOLUTION: The present invention relates to a radio receiving circuit suitable for being integrated on a single IC chip together with a radio transmitting circuit, comprising: a down-conversion section arranged to down-convert a received first high frequency signal to an intermediate frequency signal; a band filter 220 connected to the down-conversion section and arranged to channel-filter a low intermediate frequency signal; and a detector 224 for information recovery, wherein the low intermediate frequency signal is around a sufficiently low frequency capable of integrating the band filter on the IC chip, and the down-conversion section, the band filter and the detector are integrated into a single IC chip.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供能够显着降低其总体尺寸的无线电收发器电路。解决方案：本发明涉及适合于与无线电发射电路一起集成在单个IC芯片上的无线电接收电路，包括：下变频部分，被布置成将接收到的第一高频信号下变频为中频信号; 连接到下变频部分并被布置成对低中频信号进行信道滤波的频带滤波器220; 以及用于信息恢复的检测器224，其中低中频信号围绕能够对IC芯片上的频带滤波器进行积分的足够低的频率，并且下变频部分，频带滤波器和检测器被集成到单个IC 芯片。版权所有（C）2008，JPO＆INPIT

7. 发明专利

JP2007243950A Digital gaussian frequency shift keying/frequency shift keying modulation circuit and associated method 有权
标题翻译：数字高斯频移键控/频移键控调制电路及相关方法
公开(公告)号：JP2007243950A
公开(公告)日：2007-09-20
申请号：JP2007054519
申请日：2007-03-05
申请人： Princeton Technology Corp , 普誠科技股▲ふん▼有限公司
发明人： CHANG KWO-WEI , LEE WEN-JAN
IPC分类号： H04L27/12
CPC分类号： H04L27/122
摘要： PROBLEM TO BE SOLVED: To provide a digital GFSK/FSK modulation circuit and an associated method for solving problems caused by a prior art. SOLUTION: The GFSK/FSK modulation circuit includes: a frequency divider which performs frequency division on an input clock signal to generate a sampling signal; a buffer coupled to the frequency divider for storing input data; an integrator coupled to the buffer for performing integration based on output data of the buffer; a first ROM which is coupled to the integrator and converts output data of the integrator; and a second ROM which is coupled to the integrator and converts the output data of the integrator based on a sine function. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种数字GFSK / FSK调制电路和用于解决由现有技术引起的问题的相关方法。解决方案：GFSK / FSK调制电路包括：对输入时钟信号进行分频以产生采样信号的分频器; 耦合到分频器的用于存储输入数据的缓冲器; 耦合到所述缓冲器的积分器，用于基于所述缓冲器的输出数据执行积分; 第一ROM耦合到积分器并转换积分器的输出数据; 以及耦合到积分器并基于正弦函数转换积分器的输出数据的第二ROM。版权所有（C）2007，JPO＆INPIT

8. 发明专利

JPS58187047A Frequency shift modulating circuit 失效
标题翻译：频率转换调制电路
公开(公告)号：JPS58187047A
公开(公告)日：1983-11-01
申请号：JP6998982
申请日：1982-04-26
申请人： Nec Corp
发明人： KUROSAKI ISAMU
IPC分类号： H04L27/12
CPC分类号： H04L27/122
摘要： PURPOSE:To obtain a frequency shift modulation signal not limiting the instantaneous performance of data communication, by performing stop and start of the oscillation when the polarity of oscillation output voltage of a frequency shift mosulator is converted into positive or negative polarity. CONSTITUTION:A switch S4 is opened at the 1st rising time point of an oscillation output voltage e2 of a frequency shift modulator 1 after a control signal voltage e3 of a gate circuit 3 goes to zero, and an output signal voltage e4 is outputted according to the gain of a negative feedback amplifier 32. Switches S3-S1 are opened at the 2nd - the 4th rising time point of the voltage e2 to increase the gain of the amplifier 32 sequentially. When the voltage e3 is inverted to 1, the switches S1-S4 are conductive at the 1st - the 4th rising time point to synchronize the voltage e2 to the rising time point with the characteristic frequency corresponding to the input signal voltage e1 and to reduce the gain of the amplifier 32 sequentially, allowing to stop the transmission to the output terminal.
摘要翻译：目的：为了获得不限制数据通信的瞬时性能的频移调制信号，通过在频移振荡器的振荡输出电压的极性被转换为正极性或负极性时，通过停止和起动振荡。构成：在门电路3的控制信号电压e3变为零之后，在频移调制器1的振荡输出电压e2的第1上升时间点开关S4，根据输入信号电压e4输出负反馈放大器32的增益。开关S3-S1在电压e2的第二 - 第四上升时间点断开，以依次增加放大器32的增益。当电压e3反转为1时，开关S1-S4在第1个到第4个上升时间点导通，以使电压e2与上升时间点同步，其特征频率对应于输入信号电压e1，顺序地放大放大器32的增益，允许停止对输出端子的传输。

9. 发明专利

JP2004515970A Waveform generator for use in Iq modulation 审中-公开
公开(公告)号：JP2004515970A
公开(公告)日：2004-05-27
申请号：JP2002548943
申请日：2001-10-22
申请人：モトローラ・インコーポレイテッドMotorola Incorporatred
发明人：クラ，ナディム
IPC分类号： H03C3/00 , H04L27/12 , H04L27/20 , H04L27/36
CPC分类号： H04L27/365 , H04L27/122 , H04L27/2092
摘要：所望のＦＭ周波数偏移を発生するようにプログラム可能なＦＭ波形生成器と、位相発生を提供するデジタル累算器（１０８、１１０、１１２）とを備えるワイヤレス・セルラー装置において、ＩＱ変調に使用するための波形生成器である。第１および第２のルックアップ・テーブル（１１４および１１６）は、１２ビット・デジタル累算器の値の６個のＭＳＢおよび６個のＬＳＢを使用して、回路の他の部分から再使用される、複合乗算器（１３０、１４０）で組み合わされる位相空間値を参照する。本発明は、以下の利点（単数または複数）を提供する。即ち、それは、一定包絡線変調のためのＦＭおよびＩ／Ｑ変調技術の両方のサポート、低価格での実現、およびマルチモード・システムに対応する柔軟性である。

10. 发明专利

JP2003534729A Multi-mode multi-carrier modem system and a communication method through it 审中-公开
标题翻译：空值
公开(公告)号：JP2003534729A
公开(公告)日：2003-11-18
申请号：JP2001586903
申请日：2001-05-23
申请人：アウェア, インコーポレイテッド
发明人：エドモンド・シー．・レイター , ペーター・エヌ．・ヘラー , マイケル・エイ．・ザネス
IPC分类号： H04J11/00 , G06F9/00 , G06F15/173 , H04L12/28 , H04L29/10 , H04M11/00 , H04M11/06
CPC分类号： H04M11/062 , H04B1/0067 , H04L5/20 , H04L12/2898 , H04L25/14 , H04L27/122 , H04M11/066
摘要： (57)【要約】通信の高速化という次第に高まる要求に対応する新たな対策としては、そのモデム用の単一ポートの標準通信レートの場合に要求される速度より高速なデータレートで動作可能なモデムを設計することである。基本的には、通常の方法により、モデムの様々な部分にデータを導くとともに、そこからデータを出力させ、どの時点においてどのポートが動作中であるかを記録し、モデムのデータ入力および出力を操作するため、例えば、オーバークロックレートにおいて標準的な単一ポートモデムを再構成できる、リソースマネージャーを用いる。
摘要翻译：应对日益增长的通信硬件需求的替代方法是设计能够以比该调制解调器的标准通信速率的单个端口所需的速度更高的数据速率来操作其速度的调制解调器。基本上，通过利用资源管理器，其以有序的方式将数据导入和移出调制解调器的各个部分，跟踪哪个端口在任何给定的时间点被操作，标准的单端口调制解调器可以例如，以超时速率重新配置，以操纵调制解调器的数据输入和输出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式