专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JPWO2013035836A1 半導体装置とその制御方法有权
标题翻译：的半导体器件及其控制方法
公开(公告)号：JPWO2013035836A1
公开(公告)日：2015-03-23
申请号：JP2013532667
申请日：2012-09-07
申请人：日本電気株式会社
发明人：竜介根橋 , 竜介根橋 , 崎村　昇 , 昇崎村 , 幸秀辻 , 幸秀辻 , あゆ香多田 , あゆ香多田
IPC分类号： G11C11/15 , G06F1/30 , G06F7/00 , G06F9/30 , G06F9/34 , G11C11/412
CPC分类号： G11C11/419 , G06F9/30098 , G06F9/30101 , G06F9/4418 , G11C11/161 , G11C11/1659 , G11C11/1675 , G11C11/1693 , G11C14/0081 , G11C2207/007 , H03K17/24
摘要：データを揮発的に保持する保持回路と不揮発素子とを含むフリップフロップ(104)を少なくとも1つ備え、各々にアドレスが与えられた不揮発レジスタ(103)と、不揮発レジスタ(103)を制御する不揮発レジスタ制御回路(102)を備え、不揮発レジスタ制御回路は、命令デコーダ(101)で解釈した命令が、不揮発レジスタの保持回路から不揮発素子へのデータの書き込みを指定する書き込み命令の場合、該命令で指定されたアドレスの不揮発レジスタの保持回路に保持されるデータの不揮発素子への書き込みを行い、命令デコーダで解釈した命令が、不揮発レジスタの不揮発素子から保持回路へのロードを指定するロード命令の場合、該命令で指定されたアドレスの前記不揮発レジスタの不揮発素子に保持されるデータを、保持回路に保持させる制御を行う。
摘要翻译：的至少一个包括一个触发器（104）包括与非易失性元件的保持电路，用于保持数据的非易失性的方式，控制所述非易失性寄存器地址的每个给定（103）的非易失性寄存器，非易失性寄存器（103）一个控制电路（102），非易失性寄存器控制电路，解释所述指令解码器（101）中，当非易失性寄存器写入命令指定的数据写入到非易失性元件的保持电路，由该指令指定的指令已经写入到所述非易失性寄存器地址的保持电路所保持的数据的非易失性元件，通过指令的指令解码器，解释时的加载指令，指定从非易失性寄存器的非易失性元件的负载保持电路，在由指令所指定的地址的非寄存器的非易失性元件中保持的数据，进行控制以保持在保持电路

2. 发明专利

JP4064599B2 Non-volatile semiconductor switch circuit 有权
公开(公告)号：JP4064599B2
公开(公告)日：2008-03-19
申请号：JP2000121893
申请日：2000-04-24
申请人：沖電気工業株式会社
发明人：泰史五十嵐
IPC分类号： G11C11/22 , G11C14/00 , H03K3/356 , H03K17/24 , H03K17/687
CPC分类号： G11C14/0072 , G11C14/00 , H03K3/356008 , H03K17/24

3. 发明专利

JP3705223B2 Control device 有权
公开(公告)号：JP3705223B2
公开(公告)日：2005-10-12
申请号：JP2002036933
申请日：2002-02-14
申请人：住友電装株式会社
发明人：守中西
IPC分类号： H03K17/00 , H03K3/286 , H03K17/24
CPC分类号： H03K17/24 , H03K3/2865 , Y10T307/937

4. 发明专利

JPS5717318B2 JPS5717318B2 - 失效
公开(公告)号：JPS5717318B2
公开(公告)日：1982-04-09
申请号：JP12964874
申请日：1974-11-12
IPC分类号： G11C11/402 , G11C11/406 , G11C11/412 , G11C11/417 , H01L21/822 , H01L27/04 , H03K3/356 , H03K17/00 , H03K17/24
CPC分类号： G11C11/417 , G11C11/4023 , G11C11/406 , G11C11/412 , H03K3/356 , H03K3/356052 , H03K3/356104 , H03K17/24 , H03K2217/0036

5. 发明专利

JP5475889B2 Data processing equipment and data processing systems 有权
公开(公告)号：JP5475889B2
公开(公告)日：2014-04-16
申请号：JP2012530468
申请日：2010-08-25
申请人：ルネサスエレクトロニクス株式会社
发明人：将高橋 , 裕道石倉
IPC分类号： G06F1/24 , G06F15/78
CPC分类号： G06F1/3296 , G06F1/24 , G06F1/26 , G06F1/3234 , H03K17/22 , H03K17/223 , H03K17/24 , H03K2217/0081 , Y02D50/20
摘要： A data processing device includes: a first power-on reset circuit; a second power-on reset circuit with higher power consumption and higher reset voltage accuracy than the first power-on reset circuit; a storage unit storing information for determining whether to keep the second power-on reset circuit in an active state or an inactive state; and a central processing unit initialized in response to respective outputs of the first and second power-on reset circuits and setting the information in the storage unit.

6. 发明专利

JPS59122122A Circuit for detecting backup voltage 失效
标题翻译：用于检测备用电压的电路
公开(公告)号：JPS59122122A
公开(公告)日：1984-07-14
申请号：JP22900182
申请日：1982-12-28
申请人： Nec Corp
发明人： NAKADA HIDEO
IPC分类号： H03K17/22 , H02J9/06 , H03K17/24
CPC分类号： H03K17/24
摘要： PURPOSE:To discriminate surely the propriety of a backup voltage by counting a clock pulse so as to obtain a time from application of power to start of charging to a backup capacitor. CONSTITUTION:When a power switch 2 is turned on, a reset pulse is generated from a system reset signal circuit 10, setting a timer circuit 11 and a latch circuit 15 to L level. An MOS switch circuit 12 is set to off-state by being controlled with an output of the timer circuit 11, resulting that the charging to a power supply holding capacitor 6 is inhibited. When a voltage VSS2 of the capacitor 6 is larger than a voltage VREF of a reference voltage circuit 13, an output of an MOS input comparator 14 reaches an H level, discriminating that logical information of the circuit 7 by capacitor backup is defective. The result is stored in the latch circuit 15. Then, the timer circuit 11 counts an oscillating pulse and detects a prescribed time, the output of the timer circuit 11 goes to H level, the MOS switch circuit 12 is turned on and the charging to the capacitor 6 is started. Thus, the relation of VSS2
摘要翻译：目的：通过计数时钟脉冲来确定备用电压的适用性，以便从施加电源开始充电到备用电容器的时间。构成：当电源开关2接通时，从系统复位信号电路10产生复位脉冲，将定时器电路11和锁存电路15设定为L电平。 MOS开关电路12通过用定时电路11的输出进行控制而被设置为截止状态，导致对电源保持电容器6的充电被抑制。当电容器6的电压VSS2大于参考电压电路13的电压VREF时，MOS输入比较器14的输出达到H电平，通过电容器备份识别电路7的逻辑信息有缺陷。结果存储在锁存电路15中。然后，定时器电路11对振荡脉冲进行计数并检测规定的时间，定时器电路11的输出变为H电平，MOS开关电路12导通，开始电容器6。因此，获得VSS2

7. 发明专利

JP5962658B2 半導体装置とその制御方法有权
标题翻译：的半导体器件及其控制方法
公开(公告)号：JP5962658B2
公开(公告)日：2016-08-03
申请号：JP2013532667
申请日：2012-09-07
申请人：日本電気株式会社
发明人：根橋竜介 , 崎村昇 , 辻幸秀 , 多田あゆ香
IPC分类号： G11C11/412 , G06F9/30 , G06F9/34 , G06F1/30 , G11C11/15
CPC分类号： G11C11/419 , G06F9/30098 , G06F9/30101 , G11C14/0081 , G06F9/4418 , G11C2207/007 , H03K17/24

8. 发明专利

JP5057350B2 Semiconductor integrated circuit, and various device equipped with this 有权
公开(公告)号：JP5057350B2
公开(公告)日：2012-10-24
申请号：JP2009540943
申请日：2009-02-26
申请人：パナソニック株式会社
发明人：裕雄山本 , 哲治後藤
IPC分类号： H03K19/00
CPC分类号： H03K19/0016 , H03K17/24 , Y10T307/305 , Y10T307/615

9. 发明专利

JPWO2009107382A1 半導体集積回路、およびこれを備えた各種装置有权
公开(公告)号：JPWO2009107382A1
公开(公告)日：2011-06-30
申请号：JP2009540943
申请日：2009-02-26
申请人：パナソニック株式会社
发明人：哲治後藤 , 哲治後藤 , 裕雄山本 , 裕雄山本
IPC分类号： H03K19/00
CPC分类号： H03K19/0016 , H03K17/24 , Y10T307/305 , Y10T307/615
摘要：電源電位検知回路が、第1の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移する際における第2の回路ブロックの電源電位を検知する。そのうえで、第1の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、動作制御回路が、第2の回路ブロックの機能を一旦停止させたうえで、電源電位検知回路の検知出力に基づいて、第2の回路ブロックの機能を復帰させる。

10. 发明专利

JP2011008346A Semiconductor integrated circuit 审中-公开
标题翻译：半导体集成电路
公开(公告)号：JP2011008346A
公开(公告)日：2011-01-13
申请号：JP2009148913
申请日：2009-06-23
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： SASAKI TSUNEKI , KUNIE SHUICHI , KAWASAKI TATSUYA
IPC分类号： G06F1/26
CPC分类号： H03K17/24
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit for necessarily executing an event even after the completion of resume setting and the cancellation of signal masking.SOLUTION: A resume signal hold circuit 110 holds an assertion of a resume signal instructed from the outside while a circuit block 101 is in a stand-by mode. A resume signal mask circuit 120 is provided between a circuit block 101 and the resume signal hold circuit 110, and masks the signals while the circuit block 101 is in the stand-by mode so that no signal can be input to the circuit block 101. A power saving control circuit 102 causes the resume signal hold circuit 110 to hold the assertion of the event signal and causes the resume signal mask circuit 120 to mask the signals while the circuit block 101 is in a stand-by mode and the resume setting of the circuit block 101 is performed. The power saving control circuit also causes the resume signal hold circuit 110 to cancel the holding of the assertion of the resume signal after the completion of the resume setting of the circuit block 101 and the cancellation of the signal masking by the resume signal mask circuit 120.
摘要翻译：要解决的问题：提供即使在完成恢复设置和消除信号掩蔽之后也必须执行事件的半导体集成电路。解决方案：恢复信号保持电路110保持从外部指示的恢复信号的断言，电路块101处于待机模式。恢复信号屏蔽电路120设置在电路块101和恢复信号保持电路110之间，并且在电路块101处于待机模式时屏蔽信号，使得不向信号块101输入信号。省电控制电路102使恢复信号保持电路110保持事件信号的断言，并且使得恢复信号屏蔽电路120在电路块101处于待机模式时屏蔽信号，并且恢复设置执行电路块101。功率节省控制电路还使得恢复信号保持电路110在电路块101的恢复设置完成之后取消恢复恢复信号的保持，并且通过恢复信号屏蔽电路120消除信号屏蔽。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式