专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5922309B2 パッシブ・ミキサ回路における改善された線形性有权
标题翻译：线性的无源混频器电路提高
公开(公告)号：JP5922309B2
公开(公告)日：2016-05-24
申请号：JP2015524477
申请日：2013-07-26
申请人：クゥアルコム・インコーポレイテッド , QUALCOMM INCORPORATED
发明人：ガン、ハイタオ , リ、シャオヨン
IPC分类号： H03D7/14 , H03D7/00
CPC分类号： H04B1/12 , H03D3/009 , H03D7/1441 , H03D7/1458 , H03D7/1466 , H03D7/1491 , H03D7/165 , H04B1/16 , H03D2200/0023 , H03D2200/0088

2. 发明专利

JP2010535441A iq unbalanced image suppression in the case of unknown phase shift is present 审中-公开
公开(公告)号：JP2010535441A
公开(公告)日：2010-11-18
申请号：JP2010518595
申请日：2008-07-07
申请人：テレフオンアクチーボラゲットエルエムエリクソン(パブル)
发明人：リンドフ，ベング , レイアル，アンドレス
IPC分类号： H04L27/00 , H04B1/16 , H04B1/26
CPC分类号： H04L27/3863 , H03D3/009 , H04L2027/0024
摘要：無線通信システムの受信機が、周波数補正の実施前に、ＩＱ利得不平衡を含む受信信号を補償する。信号内のＩＱ利得不平衡は、周波数補正の後に推定され、これにより、その後のＩＱ利得不平衡の補償のためのＩＱ利得不平衡推定値が与えられる。ＩＱ利得不平衡推定は、Ｉ信号成分とＱ信号成分との間の位相誤差の複数の仮定を生成することと、Ｉ信号成分とＱ信号成分との最大電力比を与える仮定を、実際の位相誤差として取得することと、を含む。最大電力比が、ＩＱ不平衡推定値について微分される。ＩＱ利得不平衡推定値は、その先行値、最大電力比、および最大電力比の導関数の関数として更新される。

3. 发明专利

JP2010103869A Iq mismatch correction circuit 有权
标题翻译：智能校正校正电路
公开(公告)号：JP2010103869A
公开(公告)日：2010-05-06
申请号：JP2008275069
申请日：2008-10-27
申请人： Sharp Corp , シャープ株式会社
发明人： ARNAUD SANTRAINE , RE PASCAL LO
IPC分类号： H04L27/38
CPC分类号： H04L27/0014 , H03D3/009 , H04L2027/0024
摘要： PROBLEM TO BE SOLVED: To provide an IQ mismatch correction circuit which corrects a frequency-dependent IQ mismatch while continuously performing a reception process. SOLUTION: The correction circuit which performs a correction process by using a pair of first order or higher order digital filters 11 and 12 to I-phase and Q-phase input signals, two or more control circuits 19 and 20 which generate two or more control variables for deriving two or more coefficients of each transfer function of the digital filter respectively, and one or more pair of analysis filters 17 and 18 which change a frequency characteristic of the corrected I-phase and Q-phase output signals so as to obtain the frequency characteristic different from that of each original signal are included. A first control circuit measures a time-averaged IQ phase mismatch state between the I-phase and Q-phase output signals, and feeds back it to each digital filter as a first control variable. A second control circuit measures the time-averaged IQ phase mismatch state between the output signals of I-phase and Q-phase sides of a pair of the analysis filters, and feeds back it to the each digital filter as a second control variable. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供在连续执行接收处理时校正频率相关的IQ失配的IQ失配校正电路。解决方案：通过使用一对一阶或更高阶数字滤波器11和12到I相和Q相输入信号执行校正处理的校正电路，产生两个或更多个控制电路19和20的两个或更多个控制电路19和20 或更多的控制变量，用于分别导出数字滤波器的每个传递函数的两个或更多个系数;以及一对或多对分析滤波器17和18，其改变校正的I相和Q相输出信号的频率特性，以便以获得与每个原始信号不同的频率特性。第一控制电路测量I相和Q相输出信号之间的时间平均IQ相位失配状态，并将其反馈到每个数字滤波器作为第一控制变量。第二控制电路测量一对分析滤波器的I相和Q相侧的输出信号之间的时间平均IQ相位失配状态，并将其反馈到每个数字滤波器作为第二控制变量。版权所有（C）2010，JPO＆INPIT

4. 发明专利

JP4397443B2 Image rejection transceiver and image removal method 有权
公开(公告)号：JP4397443B2
公开(公告)日：2010-01-13
申请号：JP36097198
申请日：1998-12-18
申请人：フリースケールセミコンダクターインコーポレイテッド
发明人：デビッド・ケビン・ラブレース , マイケル・マックジン
IPC分类号： H04B1/26 , H04B1/40 , H03D3/00 , H03D7/16 , H03D7/18 , H04B1/10 , H04B1/28
CPC分类号： H03D7/165 , H03D3/009 , H03D7/18 , H04B1/28

5. 发明专利

JP4268760B2 Distortion compensation apparatus and method in Iq modulator 有权
公开(公告)号：JP4268760B2
公开(公告)日：2009-05-27
申请号：JP2000560657
申请日：1999-06-25
申请人：エアロフレックス・インターナショナル・リミテッド
发明人：トーマス，ニール・エドウィン
IPC分类号： H04L27/34 , H03C3/40 , H03D3/00 , H03F1/32 , H04L27/36
CPC分类号： H03F1/3241 , H03C3/40 , H03D3/009 , H04L27/368

6. 发明专利

JP2008113411A Method and apparatus for compensating mismatch occurring in digital quadrature transceiver having direct conversion scheme 有权
标题翻译：用于补偿具有直接转换方案的数字平台收发器中的错配信号的方法和装置
公开(公告)号：JP2008113411A
公开(公告)日：2008-05-15
申请号：JP2007166900
申请日：2007-06-25
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： CHOI PIL-SOON
IPC分类号： H04L27/18 , H04B1/30 , H04L27/10
CPC分类号： H03D3/009 , H04L27/2089 , H04L27/364 , H04L27/3809 , H04L27/3863
摘要： PROBLEM TO BE SOLVED: To provide a method and apparatus for compensating mismatch in a digital quadrature transceiver having a direct-conversion scheme.
SOLUTION: An amplification gain for an in-phase signal and a quadrature signal in a transmission module and a reception module is independently adjusted to compensate for phase and gain mismatches without depending on another external circuit or complicated algorithm. Thus, a size of the transceiver can be reduced and power consumption can be decreased.
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：解决的问题：提供一种用于补偿具有直接转换方案的数字正交收发器中的失配的方法和装置。解决方案：传输模块和接收模块中的同相信号和正交信号的放大增益被独立调整，以补偿相位和增益失配，而不依赖于另一外部电路或复杂算法。因此，可以减小收发器的尺寸并降低功耗。版权所有（C）2008，JPO＆INPIT

7. 发明专利

JP2008085971A Adjustment method of set of in-phase signal and orthogonal signal 审中-公开
标题翻译：相位信号和正交信号组的调整方法
公开(公告)号：JP2008085971A
公开(公告)日：2008-04-10
申请号：JP2007021468
申请日：2007-01-31
申请人： Alor Micro Corp , 安國國際科技股▲ふん▼有限公司
发明人： CHANG CHI-TUNG , HWANG CHIEH-TSAO , LAI CHIH-HAO
IPC分类号： H04L27/36 , H04L27/18 , H04L27/22 , H04L27/38
CPC分类号： H04L27/364 , H03D3/009
摘要： PROBLEM TO BE SOLVED: To provide an adjustment method for balancing an in-phase signal and an orthogonal signal. SOLUTION: The method includes the steps of: receiving a phase difference signal, an amplitude difference signal and a first in-phase signal; delaying the phase of the first in-phase signal to generate a first in-phase delay signal; adjusting the amplitude of the first in-phase signal to generate a second in-phase signal; adjusting the amplitude of the first in-phase delay signal to generate a second in-phase delay signal; adding the second in-phase signal and the second in-phase delay signal together to generate a third in-phase signal; outputting the third in-phase signal; receiving a first orthogonal signal; delaying the phase of the first orthogonal signal to generate a first orthogonal delay signal; adjusting the amplitude of the first orthogonal signal to generate a second orthogonal signal; adjusting the amplitude of the first orthogonal delay signal to generate a second orthogonal delay signal; adding the second orthogonal signal and the second orthogonal delay signal together to generate a third orthogonal signal; and outputting the third orthogonal signal. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供用于平衡同相信号和正交信号的调整方法。解决方案：该方法包括以下步骤：接收相位差信号，振幅差信号和第一同相信号; 延迟第一同相信号的相位以产生第一同相延迟信号; 调整所述第一同相信号的幅度以产生第二同相信号; 调整所述第一同相延迟信号的幅度以产生第二同相延迟信号; 将第二同相信号和第二同相延迟信号相加在一起以产生第三同相信号; 输出第三同相信号; 接收第一正交信号; 延迟第一正交信号的相位以产生第一正交延迟信号; 调整第一正交信号的幅度以产生第二正交信号; 调整所述第一正交延迟信号的幅度以产生第二正交延迟信号; 将所述第二正交信号和所述第二正交延迟信号相加，以产生第三正交信号; 并输出第三正交信号。版权所有（C）2008，JPO＆INPIT

8. 发明专利

JP2005533435A Method and apparatus compensate for the imbalance of the demodulator 审中-公开
公开(公告)号：JP2005533435A
公开(公告)日：2005-11-04
申请号：JP2004521469
申请日：2003-07-03
申请人：インテル・コーポレーション
发明人：ディナー，ナティ
IPC分类号： H04L27/38 , H03D3/00 , H04B1/10 , H04B1/707 , H04L27/22
CPC分类号： H03D3/009
摘要：簡潔に説明すると、較正パラメータを較正ネットワークに提供することにより、復調器の不均衡を補う方法および装置が提供される。本装置は、同相信号および直角位相信号を出力する較正ネットワークおよび較正パラメータを生成するプロセッサを含む。プロセッサは、同相信号の平均電力、直角位相信号の平均電力および同相信号と直角位相信号との間の相関を測定することにより較正パラメータを生成する。

9. 发明专利

JP2005521305A Slice algorithm for multi-level modulation equalization scheme 有权
公开(公告)号：JP2005521305A
公开(公告)日：2005-07-14
申请号：JP2003577596
申请日：2003-03-03
申请人：トムソンライセンシングソシエテアノニムThomson Licensing S.A.
发明人：ベロッツェルコフスキー，マキシム，ビー
IPC分类号： H03D3/00 , H04B3/06 , H04B7/005 , H04L25/03 , H04L25/06 , H04L27/01 , H04L27/06 , H04L27/38
CPC分类号： H04L27/38 , H03D3/009 , H04L25/061 , H04L27/3809 , H04L2025/0342 , H04L2025/0363
摘要：受信信号をスライスするための方法は、プレーナ信号空間において理想的なデータ点（１−９、．．．）のコンステレーションの１つを表す信号（５）を受信する段階であって、前記受信信号は前記プレーナ信号空間内の点（４２）にある、段階と、所定の大きさ（｜Ａ｜）と対応する理想的な信号点（１−９、．．．）を表す角度（α、β）とを有する判定点（２１、２６、２５、２７、．．．）を前記受信信号に割り当てる段階と、を有する。スライサ（３０）は、プレーナ信号空間における理想的なデータ点（１−９、．．．）のコンステレーションの１つを表す信号を受信するためのソース（１０）であって、前記受信される信号は前記信号空間における点（４２）にある、ソースと、所定の大きさ（｜Ａ｜）と前記信号点に対応する前記理想的な信号点の角度（θ）とを有する判定点（２１、２６、２５，２７、．．．）を表す信号を生成するために、前記信号ソース（１０）に結合された回路構成（３０）と、を有する。

10. 发明专利

JP2004519897A Quadrature oscillator having a correction feedback phase mismatch 审中-公开
公开(公告)号：JP2004519897A
公开(公告)日：2004-07-02
申请号：JP2002566921
申请日：2001-12-20
申请人：インターシルアメリカスインコーポレイテッド
发明人：エイ．マイケルストローブ， , ジョンエス．プレンティス，
IPC分类号： H03G3/20 , H03B27/00 , H03D3/00 , H03G3/30 , H03L7/00 , H03L7/081 , H03L7/085 , H04B1/30 , H04L27/00 , H04L27/20 , H04L27/36
CPC分类号： H03D3/008 , H03B27/00 , H03D3/009 , H03L7/0812 , H03L7/085 , H04B1/30 , H04L27/0014 , H04L2027/0016
摘要：位相エラー訂正を有する直交発振器２２７は、シングルエンドクロック信号を生成するローカル発振器２２９と、このクロック信号を差動クロック信号に変換するシングルエンド／差動コンバータ３０１、３０３と、差動クロック信号をＩキャリア信号およびＱキャリア信号に変換する直交発生器３０５、３０７と、Ｉキャリア信号とＱキャリア信号との間の位相エラーを測定する位相エラー検出器３１３と、測定された位相エラーに基づいて差動クロック信号を改変するフィードバック増幅器３１７、３１９とを含む。フィードバック増幅器は、ＤＣオフセットとして、測定された位相エラーをＡＣ差動クロック信号に付与する。トランスコンダクタＡ１−Ｑ４、４０５は、差動クロック電圧信号を２つの対の差動電流クロック信号Ｃａ、Ｃｂに変換する。直交発生器は２つの対の差動電流クロック信号からのＩ電流信号出力およびＱ電流信号出力を生成させる。
【選択図】図３

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式