专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2022002164A 非順次的ページ連続リード审中-公开
公开(公告)号：JP2022002164A
公开(公告)日：2022-01-06
申请号：JP2021167299
申请日：2021-10-12
申请人：旺宏電子股▲ふん▼有限公司
发明人：洪碩男
IPC分类号： G11C16/04 , G06F11/10 , G06F12/00 , G11C16/26
摘要：【課題】非順次ページ間の長いレイテンシを克服することができる技術を提供する。【解決手段】ページバッファと、ページ幅未満のI/O幅を有するI/Oデータユニットの入力/出力インターフェースとを含む、ページモードNANDフラッシュなどのメモリデバイスは、非順次アドレスを有する連続ページリードをサポートする。コントローラは、ページのストリームをI/Oインターフェースにおいて出力するための連続ページリード動作を制御する。連続リード動作は、連続するページのストリームを出力するためのコマンドのシリーズに応答することを含む。コマンドのシリーズは、第1のコマンドと、ストリーム内の先行ページの出力を完了する前に受信される複数のストリーム内コマンドを含む。第1のコマンドは連続ページリード動作を開始するためのアドレスを含み、複数のストリーム内コマンド内の少なくとも1つのストリーム内コマンドは、ページのストリーム内の非順次ページを提供するための非順次アドレスを含む。【選択図】図1

2. 发明专利

JP2021018828A クロスバーアレイにおける漏れ電流の補償有权
公开(公告)号：JP2021018828A
公开(公告)日：2021-02-15
申请号：JP2019175089
申请日：2019-09-26
申请人：旺宏電子股▲ふん▼有限公司
发明人：周 ▲いん▼辰 , 林永豐 , 何信義
IPC分类号： G11C13/00
摘要：【課題】各論理状態にあり、対象セルとアクセス線を共用する半選択セルの数のばらつきによって生じる読み出し又は書き込みウインドウのばらつきに対処するメカニズムを提供する。【解決手段】概要を説明すると、読み出し又は書き込み動作の一つのセグメントにおいて、アクセス線上で漏れ電流を検出し、動作の第2のセグメントにおいて検出又は生成された読み出し又は書き込み電流は、検出された漏れ電流を補償するように調整される。対象セルワード線アドレスに変更がなく、漏れ追跡基準値が他の理由によって無効となっていない場合、続く読み出しまたは書き込み動作において第1のセグメントを省略し得る。【選択図】図10

3. 发明专利

JP2020187816A 少ないプログラムされたページを有するブロックを消去するシステム及び方法审中-公开
公开(公告)号：JP2020187816A
公开(公告)日：2020-11-19
申请号：JP2019122698
申请日：2019-07-01
申请人：旺宏電子股▲ふん▼有限公司
发明人：李亞叡 , 陳冠復
IPC分类号： G11C11/56 , G11C16/34 , G11C16/14 , G11C16/10 , G11C16/16
摘要：【課題】少ないプログラムされたページを有するブロックを効率的に消去する方法、システム及び機器を提供する。【解決手段】システム100は、メモリとコントローラとを含む。メモリは、複数のページをそれぞれ有するブロックを含む。コントローラは、メモリのブロック中の特定のページ番号を有する閾ページがプログラムされているかを判定し、閾ページがプログラムされていると判定された場合、通常消去動作によってブロックを消去し、閾ページがプログラムされていないと判定された場合、通常消去動作よりも深くブロックを消去するように構成される特別消去動作に従ってブロックを消去する。特別消去動作は、ブロックを消去する前にブロックを事前プログラムすること、ブロックを消去する前に消去検査電圧を減少させること、又は新規消去電圧を有する消去パルスを1つ以上追加すること、の少なくとも1つを備える。【選択図】図1A

4. 发明专利

JP2020098658A メモリ内積和演算のためのNANDブロックアーキテクチャ审中-公开
公开(公告)号：JP2020098658A
公开(公告)日：2020-06-25
申请号：JP2019166959
申请日：2019-09-13
申请人：旺宏電子股▲ふん▼有限公司
发明人：呂函庭 , 張弘昇 , 劉 ▲逸▼青
IPC分类号： G11C16/04 , G11C16/24 , G11C11/56 , G11C16/26
摘要：【課題】大規模アレイでの実装に適し、柔軟かつ大容量でエネルギー効率がよい積和演算のための構造を提供する。【解決手段】インメモリ積和演算機能用回路は、複数のNANDブロックを含む。NANDブロックは、B列およびS行、およびL個のレベルのメモリセルを含むNANDストリングのアレイを有する。W個のワード線は、L個のレベルの各レベルのB×S個のメモリセルに結合される。ソース線はブロック内のB×S個のNANDストリングに結合される。ストリング選択線ドライバは、複数のストリング選択線上のNANDストリングを対応するビット線に同時に接続するために電圧を供給する。ワード線ドライバは、選択されたレベルの1または複数のワード線にワード線電圧を印加するように結合される。複数のビット線ドライバは、入力データを同時にB個のビット線に印加する。電流検出回路はソース線に結合される。【選択図】図2

5. 发明专利

JP6676089B2 層状トレンチ導体を備えた集積回路デバイス有权
公开(公告)号：JP6676089B2
公开(公告)日：2020-04-08
申请号：JP2018044293
申请日：2018-03-12
申请人：旺宏電子股▲ふん▼有限公司
发明人： ▲黄▼ 郁凱 , 江 ▲せん▼陵 , 洪永泰 , 鄭俊民 , 駱統 , 楊令武 , 楊大弘 , 陳光▲しょう▼
IPC分类号： H01L27/11582 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11568

6. 发明专利

JP6633295B2 サブブロック消去有权
公开(公告)号：JP6633295B2
公开(公告)日：2020-01-22
申请号：JP2015099178
申请日：2015-05-14
申请人：旺宏電子股▲ふん▼有限公司
发明人：呂函庭 , 張國彬
IPC分类号： G11C16/08 , G11C16/14 , G11C16/04 , G11C16/16

7. 发明专利

JP5933968B2 NANDメモリ用デコーダ有权
标题翻译：解码器，用于NAND存储器
公开(公告)号：JP5933968B2
公开(公告)日：2016-06-15
申请号：JP2011279867
申请日：2011-12-21
申请人：旺宏電子股▲ふん▼有限公司
发明人：洪碩男 , 陳張庭 , 洪繼宇 , 劉増毅
IPC分类号： G11C16/04 , G11C16/06
CPC分类号： G11C8/10 , G11C13/0028 , G11C16/08 , G11C16/12 , G11C16/0483

8. 发明专利

JP2016040750A サブブロック消去审中-公开
标题翻译：子块删除
公开(公告)号：JP2016040750A
公开(公告)日：2016-03-24
申请号：JP2015099178
申请日：2015-05-14
申请人：旺宏電子股▲ふん▼有限公司
发明人：呂函庭 , 張國彬
IPC分类号： G11C16/04 , G11C16/06 , G11C16/02
CPC分类号： G11C16/08 , G11C16/0483 , G11C16/16 , H01L27/11551 , H01L27/11578 , G11C2216/18
摘要：【課題】NANDメモリにおいて消去動作を、より効率的に、かつ都合良く行う技術を提供する。【解決手段】複数のブロック内のメモリセルのブロック116は第1及び第2のストリング選択スイッチの間にチャネル線を有する複数のNANDストリングを含む。複数のNANDストリングは、第1及び第2のストリング選択スイッチの間のワード線112のセットを共有する。選択されたブロック内の第1のストリング選択スイッチを通してチャネル線にチャネル側消去電圧が印加される。選択されたブロック内のNANDストリングによって共有されるワード線のセットの2つ以上の要素を含む選択されたサブセットにワード線側消去電圧が印加され、選択されたサブセットに結合されるメモリセルにおいてトンネル効果が誘発される一方、ワード線のセットの2つ以上の要素を含む選択されていないサブセットに結合されるメモリセルにおいてトンネル効果が抑止される。【選択図】図1
摘要翻译：要解决的问题：提供一种在NAND存储器中有效且方便地执行删除操作的技术。解决方案：多个块中的每个存储单元的块116包括多个NAND串，其具有在第一和第二串选择开关之间的通道线。多个NAND串在第一和第二串选择开关之间共享一组字线112。通过所选块中的第一个串选择开关，通道侧删除电压被施加到通道线。字线侧删除电压被施加到包括由所选块中的NAND串共享的字线组的两个或更多个元件的子集，并且在存储器单元中感应隧道效应被耦合到所选择的子另一方面，在耦合到包括字线集合中的两个或更多个元素的子集合并且未被选择的子集合的存储器单元中，隧道效应被抑制。选择的图示：图1

9. 发明专利

JP5759285B2 ストリング選択線及びビット線の改善されたコンタクトレイアウトを有する3次元メモリアレイ有权
标题翻译：具有串选择线的改进的接触布局和位线的三维存储器阵列
公开(公告)号：JP5759285B2
公开(公告)日：2015-08-05
申请号：JP2011140819
申请日：2011-06-24
申请人：旺宏電子股▲ふん▼有限公司
发明人：洪俊雄 , 呂函庭 , 沈欣彰
IPC分类号： H01L27/115 , H01L27/105 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/10 , H01L45/00 , H01L49/00 , H01L29/786 , G11C17/14 , G11C16/04 , G11C17/06 , H01L21/8247
CPC分类号： H01L27/11578 , H01L21/768 , H01L23/5252 , H01L27/0688 , H01L27/101 , H01L27/1021 , H01L27/2481 , H01L29/4234 , H01L29/66833 , H01L29/792 , G11C13/0002 , G11C16/0483 , G11C17/16 , G11C2213/71 , H01L27/0207 , H01L2924/0002

10. 发明专利

JP5281849B2 High-κ cap blocking dielectric - bandgap engineered SONOS and MONOS 有权
公开(公告)号：JP5281849B2
公开(公告)日：2013-09-04
申请号：JP2008216936
申请日：2008-08-26
申请人：旺宏電子股▲ふん▼有限公司
发明人： ▲頼▼昇志 , 呂函庭 , 廖健▲イ▼
IPC分类号： H01L21/336 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L21/28282 , G11C8/10 , G11C16/0466 , G11C16/0483 , H01L27/11568 , H01L29/4234 , H01L29/513
摘要： A blocking dielectric engineered, charge trapping memory cell includes a charge trapping element that is separated from a gate by a blocking dielectric comprising a buffer layer in contact with the charge trapping element, such as silicon dioxide which can be made with high-quality, and a second capping layer in contact with said one of the gate and the channel. The capping layer has a dielectric constant that is higher than that of the first layer, and preferably comprises a high-º material. The second layer also has a conduction band offset that is relatively high. A bandgap engineered tunneling layer between the channel and the charge trapping element is provided which, in combination with the multilayer blocking dielectric described herein, provides for high-speed erase operations by hole tunneling. In an alternative, a single layer tunneling layer is used.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式