专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2010147453A Manufacturing method of wafer level package 审中-公开
标题翻译：水平包装的制造方法
公开(公告)号：JP2010147453A
公开(公告)日：2010-07-01
申请号：JP2009080137
申请日：2009-03-27
申请人： Samsung Electro-Mechanics Co Ltd , 三星電機株式会社
发明人： KIM JIN GU , KWEON YOUNG DO , JEON HYUNG JIN , PARK SEUNG WOOK , LEE HEE KON , MOON SEON HEE
IPC分类号： H01L23/12
CPC分类号： H01L21/561 , H01L23/24 , H01L23/3121 , H01L24/94 , H01L2924/09701 , H01L2924/181 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method of a wafer level package. SOLUTION: A manufacturing method of a wafer level package includes a step for preparing a substrate wafer 110 wherein a number of pads 113 are provided to a lower surface, a number of chips 115 are disposed in an upper surface and a dicing line dividing the chip 115 is provided; a step for providing an external connection means 120 to the pad 113; a step for positioning a mask for uncovering the dicing line alone on the substrate wafer 110 and applying resin to the dicing line; a step for removing the mask; a step for capsulation by coating the chip 115 disposed on the substrate wafer 110 with a sealing material 150; a step for removing the resin applied to the dicing line; and a step for discrete dicing by cutting along a dicing line which is exposed by removing the resin. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供晶片级封装的制造方法。解决方案：晶片级封装的制造方法包括制备衬底晶片110的步骤，其中多个焊盘113设置在下表面上，多个芯片115设置在上表面和切割线分配芯片115; 向衬垫113提供外部连接装置120的步骤; 用于定位掩模的步骤，用于在基板晶片110上单独剥离切割线并将树脂施加到切割线; 去除面膜的步骤; 通过用密封材料150涂覆设置在基板晶片110上的芯片115来进行封装的步骤; 去除施加到切割线的树脂的步骤; 以及通过沿着通过去除树脂而暴露的切割线切割而进行离散切割的步骤。版权所有（C）2010，JPO＆INPIT

2. 发明专利

JP2014131011A Circuit board and method for manufacturing the same 审中-公开
标题翻译：电路板及其制造方法
公开(公告)号：JP2014131011A
公开(公告)日：2014-07-10
申请号：JP2013226577
申请日：2013-10-31
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.Samsung Electro−Mechanics Co., Ltd.
发明人： HAN SUNG , KWON YONG-DO , KIM JIN-GU , JEON HYUNG JIN , KIM YUNG-SOO
IPC分类号： H05K1/11 , H01L21/3065 , H01L21/3205 , H01L21/768 , H01L23/522 , H05K3/42 , H05K3/46
CPC分类号： H05K1/116 , H05K1/113 , H05K3/0017 , H05K3/002 , H05K3/421 , H05K2201/0195 , H05K2201/09563 , H05K2201/09854 , H05K2203/0733
摘要： PROBLEM TO BE SOLVED: To provide a circuit board comprising a via structure with a fine pitch, and a method for manufacturing the same.SOLUTION: A circuit board 100 of the present invention includes: a base substrate 110; an interlayer insulating layer 120 covering the base substrate 100; a via structure 140 passing in the vertical direction through at least the interlayer insulating layer 120 among the base substrate 110 and the interlayer insulating layer 120; and an etch stop pattern 130 disposed on the interlayer insulating layer 120 in the horizontal direction, which is perpendicular to the vertical direction, to surround the via structure 140 and made of an insulating material.
摘要翻译：要解决的问题：提供一种包括具有细间距的通孔结构的电路板及其制造方法。解决方案：本发明的电路板100包括：基底基板110; 覆盖基底基板100的层间绝缘层120; 至少在基底基板110和层间绝缘层120中的层间绝缘层120沿垂直方向通过的通孔结构140; 以及设置在层间绝缘层120上的垂直于垂直方向的水平方向的蚀刻停止图案130，以围绕通孔结构140并由绝缘材料制成。

3. 发明专利

JP2015012286A 印刷回路基板及びその製造方法审中-公开
标题翻译：印刷电路板及其制造方法
公开(公告)号：JP2015012286A
公开(公告)日：2015-01-19
申请号：JP2014012454
申请日：2014-01-27
申请人：サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： HAR KYUNG MOO , JEON HYUNG JIN , KIM JIN-GU , LEE YOUNG JAE , KWON YONG-DO , LEE CHANG BAE
IPC分类号： H05K1/11 , H05K3/40 , H05K3/46
CPC分类号： H05K3/4647 , H05K2201/09827
摘要：【課題】構造的に安定し且つ電気的接続への信頼性が高い、印刷回路基板及びその製造方法を提供する。【解決手段】本発明の印刷回路基板100は、下部配線層110a及び該下部配線層110aを埋め立てる絶縁層120及び該絶縁層120上に形成される上部配線層110bを含み、上部配線層110bと下部配線層110aとの層間接続は、その間に設けられ、上面は上部配線層110bに接合され、下面は下部配線層10aに接合するビア電極130を介してなされ、ビア電極130の下面は上面より面積が大きい。【選択図】図1
摘要翻译：要解决的问题：提供一种结构稳定并具有高可靠性的电连接的印刷电路板，并提供其制造方法。本发明的印刷电路板100包括下布线层 110a，埋设下布线层110a的绝缘层120和形成在绝缘层120上的上布线层110b。上布线层110b和下布线层110a之间的层间连接通过通孔电极130进行，设置在它们之间并且具有连接到上布线层110b的上表面和连接到下布线层110a的下表面。通孔电极130的下表面的面积大于通孔电极130的上表面的面积。

4. 发明专利

JP2013047380A Plating device 审中-公开
标题翻译：电镀设备
公开(公告)号：JP2013047380A
公开(公告)日：2013-03-07
申请号：JP2012163069
申请日：2012-07-23
申请人： Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： LIM EUN JUNG , JEON HYUNG JIN , KWEON YOUNG DO
IPC分类号： C25D7/12 , C25D5/08 , C25D17/00 , H01L21/288
摘要： PROBLEM TO BE SOLVED: To provide a plating device capable of obtaining a uniform plating thickness even when using a cup type plating process for plating a square substrate.SOLUTION: The plating device 100 includes a plating tank 110 in which a plating liquid exhaust nozzle 130 is formed on a bottom face, an anode part 150 which is located above the plating liquid exhaust nozzle 130 and has a slit 155 formed therein, and a cathode part 120 which is located above the plating tank 110.
摘要翻译：要解决的问题：即使使用用于电镀正方形基板的杯型电镀工艺，也可提供能够获得均匀电镀厚度的电镀装置。电镀装置100包括在底面上形成有电镀液排出喷嘴130的电镀槽110，位于电镀液排出喷嘴130的上方并形成有狭缝155的阳极部150 ，以及位于镀槽110上方的阴极部分120.版权所有（C）2013，JPO＆INPIT

5. 发明专利

JP2015043567A カメラモジュール及びそれを含む電子装置审中-公开
标题翻译：相机模块和电子设备，包括它们
公开(公告)号：JP2015043567A
公开(公告)日：2015-03-05
申请号：JP2014159478
申请日：2014-08-05
申请人：サムソンエレクトロ−メカニックスカンパニーリミテッド. , Samsung Electro-Mechanics Co Ltd , サムソンエレクトロ−メカニックスカンパニーリミテッド.
发明人： CHOI KANG RYONG , JEON HYUNG JIN , YEO JEONG GU , HUR KANG HEON , AN SUNG YONG , SEO JUNG WOOK
IPC分类号： H04N5/225 , G03B15/03 , G03B15/05 , G03B17/02 , H01Q1/38 , H01Q7/06 , H04M1/02 , H04N5/238
CPC分类号： H04N5/2252 , H04N5/2253 , H04N5/2254 , H04N5/2257
摘要：【課題】金属導体カバーの開口部を拡張することなく、開口部に対応する位置に配置されてアンテナ通信を可能にするカメラモジュール及びそれを含む電子装置を提供する。【解決手段】カメラモジュール4は、レンズLが配置されるレンズハウジング6と、透明な材質からなり、レンズハウジングを覆うように形成されるウィンドウガラス42と、レンズの外側とウィンドウガラスの内側との間に形成されるコイル導体部52から構成される。【選択図】図6
摘要翻译：要解决的问题：提供一种相机模块，其设置在与金属导电盖的开口部分相对应的位置，而不扩展开口部分并且能够进行天线通信，以及包括该照相机模块的电子设备。解决方案：相机模块4 包括：设置透镜L的透镜壳体6; 由透明材料形成并覆盖透镜壳体的窗玻璃42; 以及形成在透镜的外表面和窗玻璃的内表面之间的线圈导电部52。

6. 发明专利

JP2009267322A Light emitting device package and method of manufacturing same 有权
标题翻译：发光器件封装及其制造方法
公开(公告)号：JP2009267322A
公开(公告)日：2009-11-12
申请号：JP2008173923
申请日：2008-07-02
申请人： Samsung Electro Mech Co Ltd , 三星電機株式会社
发明人： LEE YOUNG KI , CHOI SEOG MOON , JEON HYUNG JIN , SHIN SANG HYUN
IPC分类号： H01L33/48 , H01L33/58 , H01L33/62 , H01L33/64
CPC分类号： H01L33/486 , H01L33/62 , H01L33/647 , H01L2224/48227
摘要： PROBLEM TO BE SOLVED: To provide a light emitting device package having improved heat dissipation performance and a method of manufacturing the same. SOLUTION: The light emitting device package including: a metal core 10; an insulating layer 20 formed on the metal core 10; a metal layer 30 formed on the insulating layer 20; a first cavity 40 formed by removing parts of the metal layer 30 and the insulating layer 20 to expose a top surface of the metal core 10; and a light emitting device 60 directly mounted on the top surface of the metal core 10 in the first cavity 40, is provided. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种具有改善的散热性能的发光器件封装及其制造方法。解决方案：发光器件封装包括：金属芯10; 形成在金属芯10上的绝缘层20; 形成在绝缘层20上的金属层30; 通过去除金属层30和绝缘层20的部分以暴露金属芯10的顶表面而形成的第一空腔40; 并且设置有直接安装在第一空腔40中的金属芯10的顶表面上的发光装置60。版权所有（C）2010，JPO＆INPIT

7. 发明专利

JP2009302500A Wafer level package, and manufacturing method thereof 有权
标题翻译： WAFER LEVEL PACKAGE及其制造方法
公开(公告)号：JP2009302500A
公开(公告)日：2009-12-24
申请号：JP2008239910
申请日：2008-09-18
申请人： Samsung Electro Mech Co Ltd , 三星電機株式会社
发明人： JEON HYUNG JIN , SUN YI , LEE JUNYUN , KWEON YOUNG DO , BAEK JONG HWAN
IPC分类号： H01L21/60 , H01L23/12
CPC分类号： H01L24/12 , H01L24/11 , H01L2224/0231 , H01L2224/0239 , H01L2224/0401 , H01L2224/05124 , H01L2224/05147 , H01L2224/13099 , H01L2224/13139 , H01L2224/16 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/014 , H01L2924/30105 , H01L2924/351 , H01L2924/00 , H01L2924/00014
摘要： PROBLEM TO BE SOLVED: To provide a wafer level package for reducing stress between an under bump metal and a bump. SOLUTION: This application provides this wafer level package including: a substrate 110 provided with a plurality of chip pads 120 on a top surface; a first passivation layer 130; vias 135 connected to the chip pads 120 by passing through the first passivation layer 130; a metal wiring layer 140 formed on the first passivation layer 130 and connected to the vias 135; an under bump metal 143 formed on the first passivation layer 130 to be connected to the metal wiring layer 140 and provided with a buffer pattern separated through a trench 150 at its center; a second passivation layer 160 formed on the first passivation layer 130; a first bump 170 formed on the buffer pattern 145; and a second bump 180 filling the trench 150 and formed on the first bump 170 and the under bump metal 143. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供用于减少凸块下凸块之间的应力的晶片级封装。解决方案：本申请提供了该晶片级封装，其包括：在顶表面上设置有多个芯片焊盘120的基板110; 第一钝化层130; 通过第一钝化层130连接到芯片焊盘120的通孔135; 形成在第一钝化层130上并连接到通孔135的金属布线层140; 形成在第一钝化层130上以连接到金属布线层140并且设置有在其中心处通过沟槽150分离的缓冲图案的突起下金属143; 形成在第一钝化层130上的第二钝化层160; 形成在缓冲图案145上的第一凸起170; 以及填充沟槽150并形成在第一凸块170和下凸块金属143上的第二凸起180.（C）2010，JPO＆INPIT

8. 发明专利

JP2009158908A Semiconductor device and method of manufacturing the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2009158908A
公开(公告)日：2009-07-16
申请号：JP2008145933
申请日：2008-06-03
申请人： Samsung Electro Mech Co Ltd , 三星電機株式会社
发明人： KWEON YOUNG DO , LEE JAE KWANG , BAEK JONG HWAN , JEON HYUNG JIN , YUAN JINGLI
IPC分类号： H01L23/12 , H01L21/3205 , H01L23/52
CPC分类号： H01L24/11 , H01L2224/05001 , H01L2224/05024 , H01L2224/05026 , H01L2224/05548 , H01L2224/13099 , H01L2224/16 , H01L2924/00014 , H01L2924/01006 , H01L2924/01019 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01082 , H01L2924/014 , H01L2224/05599 , H01L2224/05099
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device which can minimize damage to a solder bump caused by a difference in thermal expansion coefficient thereby having enhanced reliability and achieves the simplification of a manufacturing process thereby achieving reduction in manufacturing cost and enhancement in productivity. SOLUTION: The semiconductor device is provided which includes: a wafer 110 having an electrode pad 120; an insulation layer 130 that is formed on the wafer 110 and has an exposure hole 131 exposing the electrode pad 120; a redistribution layer 140 that is formed on the exposure hole 131 of the insulation layer 130 and the insulation layer 130 and has one end connected to the electrode pad 120; a conductive post 150 that is formed at the other end of the redistribution layer 140; an encapsulation layer 160 that is formed on the redistribution layer 140 and the insulation layer 130 so that the upper end of the conductive post 150 is exposed; and a solder bump 170 that is formed on the exposed upper portion of the conducive post 150. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种半导体器件，其可以最小化由热膨胀系数的差异引起的对焊料凸起的损害，从而具有增强的可靠性并且实现制造工艺的简化，从而实现制造成本的降低和增强生产率。解决方案：提供半导体器件，其包括：具有电极焊盘120的晶片110; 形成在晶片110上并具有露出电极焊盘120的曝光孔131的绝缘层130; 形成在绝缘层130的曝光孔131和绝缘层130上并且一端连接到电极焊盘120的再分布层140; 在再分布层140的另一端形成的导电柱150; 在再分布层140和绝缘层130上形成的封装层160，使得导电柱150的上端露出; 以及形成在导电柱150的暴露的上部上的焊料凸块170.版权所有（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式