专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2013165147A Semiconductor device and semiconductor device manufacturing method 有权
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2013165147A
公开(公告)日：2013-08-22
申请号：JP2012026990
申请日：2012-02-10
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE
IPC分类号： H01L21/768 , H01L21/3065 , H01L23/532
CPC分类号： H01L23/5222 , A61F13/34 , H01L21/02697 , H01L21/31116 , H01L21/31144 , H01L21/7682 , H01L23/488 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device in which a short circuit caused by misalignment is inhibited and capacitance between distribution lines is reduced.SOLUTION: A semiconductor device comprises: a plurality of distribution lines 320 provided among first interlayer insulation layers 310 in which an air gap 500 is provided at least between a pair of distribution lines 320; and a second interlayer insulation layer 410 which is provided on the distribution lines 320 and the first interlayer insulation layers 310 and which has a first bottom 520 exposed on the air gap 500. When assuming that a nearest neighboring pair of distribution lines 320 is first distribution lines, each of upper limits of the first interlayer insulation layers 310 positioned between the first distribution lines contact lateral faces of the first distribution lines, respectively. The first bottom 520 is positioned lower than top faces of the first distribution lines. Further, when a width between the first distribution lines is a and a width of the first interlayer insulation layer 310 where the first bottom 520 contacts is b, a relation between a and b is represented as b/a≤0.5.
摘要翻译：要解决的问题：提供一种其中由不对准引起的短路被抑制并且分配线之间的电容减小的半导体器件。解决方案：半导体器件包括：多个分配线320，设置在第一层间绝缘层310中，其中至少在一对分配线320之间设置气隙500; 以及设置在配线320和第一层间绝缘层310上并且具有暴露在空气间隙500上的第一底部520的第二层间绝缘层410.当假设最近的相邻配对线对320是第一分布位于第一分配线之间的第一层间绝缘层310的上限中的每一个分别接触第一分配线的侧面。第一底部520定位成比第一分配线的顶面低。此外，当第一分配线之间的宽度为a且第一底部520接触的第一层间绝缘层310的宽度为b时，a和b之间的关系表示为b /a≤0.5。

2. 发明专利

JP2010267920A Semiconductor device and method of manufacturing the semiconductor device 审中-公开
标题翻译：半导体器件及制造半导体器件的方法
公开(公告)号：JP2010267920A
公开(公告)日：2010-11-25
申请号：JP2009120168
申请日：2009-05-18
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE , KUWAJIMA TERUHIRO
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522
摘要： PROBLEM TO BE SOLVED: To maintain a fine structure of wiring, to secure a TDDB lifetime, and to obtain low resistance.
SOLUTION: A semiconductor device 100 includes a substrate 102, an interlayer dielectric 104 formed on the substrate 102, and the wiring 120 formed in the interlayer wiring film 104, and the wiring 120 includes a region which increases in width downward from a top surface in sectional view.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了保持布线的精细结构，确保TDDB寿命，并获得低电阻。解决方案：半导体器件100包括衬底102，形成在衬底102上的层间电介质104和形成在层间布线膜104中的布线120，并且布线120包括从宽度向下延伸的区域顶面在剖视图中。版权所有（C）2011，JPO＆INPIT

3. 发明专利

JP2015012409A 半導体集積回路及びシステム有权
标题翻译：半导体集成电路与系统
公开(公告)号：JP2015012409A
公开(公告)日：2015-01-19
申请号：JP2013135754
申请日：2013-06-28
申请人：ルネサスエレクトロニクス株式会社 , Renesas Electronics Corp
发明人： OSHIDA DAISUKE
IPC分类号： H04L9/10 , G06F21/62 , G06F21/72 , G09C1/00 , H04L9/08
CPC分类号： G06F21/72 , G06F21/10 , G11B20/00086
摘要：【課題】所定の暗号鍵を用いて暗号化された値(プログラム及び/またはデータ)が格納されるROMを内蔵するICまたはそのようなROMが外付けされるICにおいて、ROMに格納された、暗号化された値の秘匿性を高める。【解決手段】ICは、暗号化された値(プログラム及び/またはデータ)が格納される前記ROMと、ユニークコード生成部と、暗号復号部とを含んで構成される。ユニークコード生成部は、製造ばらつきによって固有に定まるユニークコードを生成する。暗号復号部は、生成されたユニークコードと訂正パラメータとに基づいて暗号鍵を算出し、算出した暗号鍵を用いて、ROMから読み出された暗号化された値を復号する。訂正パラメータは、このICの製造直後にユニークコード生成部から生成された初期ユニークコードと、ROMに格納する値の暗号化に使われる、前記所定の暗号鍵に基づいて、このICの外部で予め算出される。【選択図】図1
摘要翻译：要解决的问题：提供一种IC，其包含存储使用预定加密密钥加密的值（程序和/或数据）的ROM，或外部安装ROM的IC，其中存储在ROM中的加密值在机密性方面得到改善。解决方案：IC包括存储加密值（程序和/或数据）的ROM，唯一代码生成部分和解密部分。唯一代码生成部分生成由制造中的变化唯一确定的唯一代码。解密部基于生成的唯一码和校正参数来计算加密密钥，并且通过使用计算的加密密钥对从ROM读取的加密值进行解密。基于从刚刚制造IC之后的唯一代码生成部分生成的初始唯一代码和用于加密存储在ROM中的值的预定加密密钥，预先在IC之外计算校正参数。

4. 发明专利

JP2013115285A Semiconductor device and semiconductor device manufacturing method 审中-公开
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2013115285A
公开(公告)日：2013-06-10
申请号：JP2011261261
申请日：2011-11-30
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE
IPC分类号： H01L23/522 , H01L21/3205 , H01L21/768 , H01L25/065 , H01L25/07 , H01L25/18 , H01L27/00
CPC分类号： H01L2224/32145
摘要： PROBLEM TO BE SOLVED: To ensure contact area of a through electrode and wiring regardless of whether the through electrode is covered with an insulating film.SOLUTION: A semiconductor device according to an embodiment comprises: a first semiconductor chip 200; a second semiconductor chip 300 laminated on the first semiconductor chip 200; and a through electrode 120 connecting the first semiconductor chip 200 and the second semiconductor chip 300. The through electrode 120 has a first through electrode part 122 and a second through electrode part 124. The first through electrode part 122 is provided on the second semiconductor chip 300 from a top face of a second insulation film 42 to an upper part of second wiring 32. The second through electrode part 124 is linked to an undersurface of the first through electrode part 122 and provided from the same layer with the second wiring 32 to an upper part of the first wiring 30 of the second semiconductor chip 300. A pore diameter of the first through electrode part 122 is larger than a pore diameter of the second through electrode part 124 when viewed from above.
摘要翻译：要解决的问题：为了确保通孔电极和布线的接触面积，无论通孔是否被绝缘膜覆盖。解决方案：根据实施例的半导体器件包括：第一半导体芯片200; 层叠在第一半导体芯片200上的第二半导体芯片300; 以及连接第一半导体芯片200和第二半导体芯片300的贯通电极120.贯通电极120具有第一贯通电极部122和第二贯通电极部124.第一贯通电极部122设置在第二半导体芯片 300从第二绝缘膜42的顶面到第二布线32的上部。第二贯通电极部分124连接到第一通孔电极部分122的下表面，并从与第二布线32相同的层提供到第二半导体芯片300的第一布线30的上部。当从上方观察时，第一贯通电极部122的孔径大于第二贯通电极部124的孔径。版权所有（C）2013，JPO＆INPIT

5. 发明专利

JP2013031151A Encryption communication system and encryption communication method 审中-公开
标题翻译：加密通信系统和加密通信方法
公开(公告)号：JP2013031151A
公开(公告)日：2013-02-07
申请号：JP2012076387
申请日：2012-03-29
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： SHIODA SHIGEMASA , FURUTA SHIGERU , HIROKAWA SUKEYUKI , YAMAZAKI AKIRA , OSHIDA DAISUKE
IPC分类号： H04L9/10 , H04L9/08
CPC分类号： H04L9/0861 , H04L9/0822 , H04L9/0866 , H04L9/0869 , H04L9/14 , H04L9/30 , H04L9/304 , H04L9/3247 , H04L9/3278 , H04L2209/04 , H04L2209/24 , H04L2209/34 , H04L2209/80 , H04L2209/84
摘要： PROBLEM TO BE SOLVED: To enhance security of an encryption communication system.SOLUTION: An encryption communication system comprises a semiconductor device 10 and a semiconductor device 20. The semiconductor device 10 comprises: a common key generation unit 13 for generating a common key CK (a) by using a unique code UC (a) and correction data CD (a); and an encryption unit 14 for encrypting the common key CK (a) generated by the common key generation unit 13 by using a public key PK (b) of the semiconductor device 20. The semiconductor device 20 comprises: a secret key generation unit 23 for generating a secret key SK (b) by using a unique code UC (b) and correction data CD (b); and a decryption unit 24 for decrypting the common key CK (a)' encrypted by the encryption unit 14 by using the secret key SK (b).
摘要翻译：要解决的问题：提高加密通信系统的安全性。解密方案：加密通信系统包括半导体器件10和半导体器件20.半导体器件10包括：公共密钥生成单元13，用于通过使用唯一代码UC（a）生成公共密钥CK（a）和校正数据CD（a）; 以及加密单元14，用于通过使用半导体器件20的公共密钥PK（b）来加密由公共密钥生成单元13生成的公共密钥CK（a）。半导体器件20包括：密钥生成单元23，用于通过使用唯一码UC（b）和校正数据CD（b）来生成秘密密钥SK（b）; 以及用于通过使用秘密密钥SK（b）来解密由加密单元14加密的公共密钥CK（a）的解密单元24。版权所有（C）2013，JPO＆INPIT

6. 发明专利

JP2013003431A Semiconductor device and method for writing data to semiconductor device 有权
标题翻译：用于将数据写入半导体器件的半导体器件和方法
公开(公告)号：JP2013003431A
公开(公告)日：2013-01-07
申请号：JP2011136133
申请日：2011-06-20
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE , FURUTA SHIGERU , HIROKAWA SUKEYUKI , YAMAZAKI AKIRA , FUJIMORI TAKASHI , SHIODA SHIGEMASA
IPC分类号： G09C1/00 , H04L9/08
CPC分类号： H04L9/3226 , H03M13/29 , H03M13/63 , H04L9/3278 , H04L2209/04 , H04L2209/08 , H04L2209/34
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device where security for data write is sufficiently ensured.SOLUTION: A semiconductor device 10 includes: a unique code generation unit 12 which generates an initial unique code UCp that has a value peculiar to a device and includes an error in random bits; a first error correction unit 13 which corrects the error of the initial unique code UCp to generate an intermediate unique code UCb; a second error correction unit 15 which corrects an error of the intermediate unique code UCb to generate a first defined unique code UCm; and a decryption unit 16 which uses the first defined unique code UCm to decrypt transmission data HF2 into which an external device 20 encrypts confidential information HF1 by using key information UCw generated on the basis of the intermediate unique code UCb, and thereby generates the confidential information HF1.
摘要翻译：要解决的问题：提供充分确保数据写入的安全性的半导体器件。解决方案：半导体器件10包括：唯一代码生成单元12，其生成具有设备特有值并且包括随机位错误的初始唯一代码UCp; 第一纠错单元13，其校正初始唯一码UCp的误差以产生中间唯一码UCb; 第二纠错单元15，其校正中间唯一码UCb的误差以产生第一定义的唯一码UCm; 以及使用第一定义的唯一码UCm来解密外部设备20通过使用基于中间特征码UCb生成的密钥信息UCw对机密信息HF1进行加密的发送数据HF2的解密单元16，从而生成机密信息 HF1。版权所有（C）2013，JPO＆INPIT

7. 发明专利

JP2013021001A Semiconductor device and semiconductor device manufacturing method 审中-公开
标题翻译：半导体器件和半导体器件制造方法
公开(公告)号：JP2013021001A
公开(公告)日：2013-01-31
申请号：JP2011150612
申请日：2011-07-07
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/522
CPC分类号： H01L24/03 , H01L21/76898 , H01L23/481 , H01L23/522 , H01L24/05 , H01L24/06 , H01L24/13 , H01L24/14 , H01L2224/0401 , H01L2224/05025 , H01L2224/05546 , H01L2224/05548 , H01L2224/05567 , H01L2224/05571 , H01L2224/05573 , H01L2224/05624 , H01L2224/05647 , H01L2224/05649 , H01L2224/05657 , H01L2224/05666 , H01L2224/05684 , H01L2224/05686 , H01L2224/06181 , H01L2224/13025 , H01L2224/13111 , H01L2224/14181 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2924/00014 , H01L2924/01029 , H01L2924/1306 , H01L2924/13091 , H01L2924/01047 , H01L2924/04941 , H01L2924/04953 , H01L2924/00012 , H01L2924/00 , H01L2224/05552
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having first vias and first wiring which pass high current and having a flat first surface on which the first vias and the first wiring are formed.SOLUTION: A semiconductor substrate comprises: a first substrate 100; first vias 420 each penetrating the first substrate 100 from a first surface side of the first substrate 100; and first wiring 440 buried in the first surface of the first substrate 100 and connected one end of at least one first via 420. The first via 420 has an inclined part in which an angle θbetween a lateral face of the first via 420 and a bottom face of the first via 420 is larger than an angle θbetween a lateral face of the first wiring 440 and a bottom face of the first wiring 440.
摘要翻译：要解决的问题：提供一种具有第一通孔和第一布线的半导体器件，该第一通孔和第一布线通过高电流并具有形成有第一通孔和第一布线的平坦的第一表面。解决方案：半导体衬底包括：第一衬底100; 第一通孔420从第一基板100的第一表面侧穿过第一基板100; 以及第一布线440，其被埋在第一基板100的第一表面中，并连接至少一个第一通孔420的一端。第一通孔420具有倾斜部分，其中角度θ 1 < 在第一通孔420的侧面和第一通孔420的底面之间的SB'大于第一配线440的侧面与第一通孔420的角度θ 2 < 第一布线440的底面。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2012023245A Semiconductor device and manufacturing method therefor 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2012023245A
公开(公告)日：2012-02-02
申请号：JP2010160825
申请日：2010-07-15
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE , KUME IPPEI , UEKI MAKOTO , IGUCHI MANABU , INOUE HISAYA , MARUYAMA TAKUYA , TAIJI TOSHIJI , KATSUYAMA YOICHI
IPC分类号： H01L23/522 , H01L21/316 , H01L21/768
CPC分类号： H01L21/76883 , H01L21/02126 , H01L21/02216 , H01L21/3105 , H01L21/76805 , H01L21/76807 , H01L21/76814 , H01L21/76826 , H01L21/76831 , H01L21/76843 , H01L21/76865 , H01L21/76873 , H01L23/53238 , H01L23/5329 , H01L23/53295 , H01L2924/0002 , H01L2924/00
摘要： PROBLEM TO BE SOLVED: To suppress an increase of effective capacity between wiring lines.SOLUTION: A semiconductor device 100 comprises: an insulating film 11 made from a six-membered cyclic siloxane; a wiring groove 12 formed in the insulating film 11; and a wiring line 10 composed of the wiring groove 12 embedded with a metal film (wiring metal) 15. In the semiconductor device 100, a modified layer 13 with a larger number of carbon or/and nitrogen atoms per unit volume than in the inside of the insulating film 11 is formed on the bottom surface of the wiring groove 12.
摘要翻译：要解决的问题：抑制布线之间的有效容量的增加。解决方案：半导体器件100包括：由六元环状硅氧烷制成的绝缘膜11; 形成在绝缘膜11中的布线槽12; 以及由嵌入金属膜（布线金属）15的布线槽12构成的布线10.在半导体装置100中，每单位体积的碳/氮原子数多于内部的改性层13 绝缘膜11形成在布线槽12的底面上。版权所有（C）2012，JPO＆INPIT

9. 发明专利

JP2011049252A Semiconductor device and method of manufacturing the same 审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2011049252A
公开(公告)日：2011-03-10
申请号：JP2009194671
申请日：2009-08-25
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： OSHIDA DAISUKE , TAMURA MASAHITO
IPC分类号： H01L21/82 , H01L21/3205 , H01L21/822 , H01L23/52 , H01L27/04
摘要： PROBLEM TO BE SOLVED: To prevent variations on a cut for a fuse while satisfactorily preventing a corrosion (also containing an oxidation or the like).
SOLUTION: A semiconductor device 100 includes a substrate 102, a fuse wiring 116 formed on the substrate 102, and a dampproof insulating film 120 formed so as to protect the sidewall of at least the fuse wiring 116. The dampproof insulating film 120 is not formed on the top face of the fuse wiring 116 or is formed so that a film thickness d1 in the laminating direction on the top face of the fuse wiring 116 is thinner than that d2 in the vertical direction in the laminating direction on the sidewall of the fuse wiring 116.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了防止熔断器的变化，同时令人满意地防止腐蚀（也含有氧化等）。解决方案：半导体器件100包括衬底102，形成在衬底102上的熔丝布线116和形成为保护至少保险丝布线116的侧壁的防潮绝缘膜120.防潮绝缘膜120 不形成在熔丝布线116的顶面上，或者形成为使得熔丝布线116的顶面上的层叠方向的膜厚d1比侧壁上的层叠方向的垂直方向的厚度d1薄保险丝布线116.版权所有（C）2011，JPO＆INPIT

10. 发明专利

JP2014099676A Authentication circuit 有权
标题翻译：认证电路
公开(公告)号：JP2014099676A
公开(公告)日：2014-05-29
申请号：JP2012248944
申请日：2012-11-13
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： SHIODA SHIGEMASA , TAKEUCHI KIYOSHI , OSHIDA DAISUKE
IPC分类号： H04L9/10 , G06F21/45 , G09C1/00
摘要： PROBLEM TO BE SOLVED: To provide SRAM-PUF which can stably generate correct deviation data being a correct fixed value for authentication at any number of times in arbitrary timing even when the authentication is requested at unspecified timing after normal operation is started.SOLUTION: An authentication circuit includes: a volatile memory (SRAM) 2; an information processing circuit 3 for performing authentication processing in response to a fixed value which is read from the SRAM 2 and determined by a physical characteristic; and a fixed value generation processing control circuit 4 which can perform fixed value generation processing for initializing the SRAM 2. The fixed value generation processing is to evaporate information held by the SRAM 2 and to fix information held by the SRAM 2 to a fixed value determined by the physical characteristic. The information processing circuit 3 allows a fixed value generation control circuit to start the fixed value generation processing, reads the fixed value from the SRAM after completion of the processing and performs the authentication processing in response to the fixed value which is read.
摘要翻译：要解决的问题：即使在正常操作开始后在未指定的定时请求认证时，也可以在任意定时提供可以稳定地生成正确的偏差数据作为正确的固定值的SRAM-PUF。认证电路包括：易失性存储器（SRAM）2; 信息处理电路3，用于响应于从SRAM2读取并由物理特性确定的固定值进行认证处理; 以及可以执行用于初始化SRAM2的固定值生成处理的固定值生成处理控制电路4.固定值生成处理是将由SRAM2保持的信息蒸发并将由SRAM2保持的信息固定为确定的固定值通过物理特性。信息处理电路3允许固定值生成控制电路开始固定值生成处理，在完成处理之后从SRAM读取固定值，并根据读取的固定值执行认证处理。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式