专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2011100412A Computer device and control method for the same 审中-公开
标题翻译：计算机装置及其控制方法
公开(公告)号：JP2011100412A
公开(公告)日：2011-05-19
申请号：JP2009256414
申请日：2009-11-09
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： HOSOI MOTOFUSA , KAMIMURA SATORU , OGIWARA MASAO
IPC分类号： G06F13/38 , G06F3/00 , G06F13/36 , H04B3/04 , H04L25/02 , H04L25/03
CPC分类号： G06F13/4072 , G06F2213/0026
摘要： PROBLEM TO BE SOLVED: To prevent erroneous operation by noise by distinguishing between a signal having attenuated amplitude and the noise when long-distance and high-frequency transmission is needed.
SOLUTION: Relay buffers 600, 601, 602, 603 of a computer module 110 and an I/O module 120 each have a noise filter circuit deciding signal amplitude of a PCIe (Peripheral Component Interconnect Express) interface 161, 162, distinguishing between the signal and the noise, and controlling ON/OFF of an output signal. An I/O HUB 300 and a PCIe switch 400 change over effectiveness/ineffectiveness of the noise filter circuits of the relay buffers according to a communication mode, and make the noise filter circuit ineffective when communication speed is high. Cable pulling-out detection circuits 115, 125 notify the IO HUB 300 and the PCIe switch 400 about pulling-out of a PCIe cable 151, and suppress the erroneous operation by the noise by a glitch of the PCI.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了通过区分具有衰减幅度的信号和需要长距离和高频传输的噪声来防止噪声的错误操作。解决方案：计算机模块110和I / O模块120的中继缓冲器600,601,602,603每个都具有噪声滤波器电路，以决定PCIe（外围组件互连Express）接口161,162的信号幅度，区分在信号和噪声之间，并且控制输出信号的ON / OFF。 I / O HUB 300和PCIe开关400根据通信模式改变中继缓冲器的噪声滤波器电路的有效性/无效性，并且当通信速度较高时使得噪声滤波器电路无效。电缆拔出检测电路115,125通知IO HUB300和PCIe开关400关于PCIe电缆151的拉出，并且通过PCI的毛刺来抑制噪声的误操作。版权所有（C）2011，JPO＆INPIT

2. 发明专利

JP2009267771A Information processor, and path control method 审中-公开
标题翻译：信息处理器和路径控制方法
公开(公告)号：JP2009267771A
公开(公告)日：2009-11-12
申请号：JP2008115090
申请日：2008-04-25
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： HOSOI MOTOFUSA , YAGI NOBUO , ITAKURA MINORU
IPC分类号： H04L12/707 , H04L12/711
摘要： PROBLEM TO BE SOLVED: To continue a processing operation without losing a packet due to a failure in the failure of a PCIe path. SOLUTION: In this information processor which connects a first information processing unit with a second information processing unit using a redundant PCIe path, a packet in normal packet communication using an active system port is stored in a first prescribed buffer, the content of the first prescribed buffer is copied to a second prescribed buffer provided to a standby system port in the path failure, and the packet lost due to the failure is transmitted from the second prescribed buffer of the standby system. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：由于PCIe路径的故障失败，继续处理操作而不会丢失数据包。解决方案：在使用冗余PCIe路径将第一信息处理单元与第二信息处理单元连接的信息处理器中，使用活动系统端口的通常分组通信中的分组被存储在第一规定缓冲器中，第一规定缓冲器被复制到在路径故障中提供给备用系统端口的第二规定缓冲器，并且从备用系统的第二规定缓冲器发送由于故障而丢失的分组。版权所有（C）2010，JPO＆INPIT

3. 发明专利

JP2014241092A 計算機システム及び障害検出方法审中-公开
标题翻译：计算机系统和故障检测方法
公开(公告)号：JP2014241092A
公开(公告)日：2014-12-25
申请号：JP2013123890
申请日：2013-06-12
申请人：株式会社日立製作所 , Hitachi Ltd
发明人： MASUDA SHUHEI , HOSOI MOTOFUSA , ARAKAWA OSAMU
IPC分类号： G06F11/34 , G06F11/30
摘要：【課題】複数のブレードサーバ及び複数の内蔵スイッチから通知された障害ログを自動で解析して、最も障害レベルの高い障害が発生している経路を特定し、観測する。【解決手段】ブレードサーバの拡張カードで検出された障害情報をブレードサーバの障害ログ格納データベースに格納し、内蔵スイッチで検出された障害情報を内蔵スイッチの障害ログ格納データベースに格納し、ブレードサーバの障害ログ格納データベース及び内蔵スイッチの障害ログ格納データベースに格納された障害情報が所定の閾値を超えた場合に、当該ブレードサーバの拡張カードまたは当該内蔵スイッチの障害情報を障害検出データベースに登録し、ブレードサーバの障害ログ格納データベース及び内蔵スイッチの障害レベル及び障害回数をカウントし、カウントした障害レベル及び障害回数をもとに観測対象の障害発生経路を決定する。【選択図】図1
摘要翻译：要解决的问题：自动分析由多个刀片服务器和多个内置交换机通知的故障日志，并指定和观察故障级别最高的故障路径。解决方案：故障信息由刀片服务器的扩展卡检测到的刀片服务器的故障日志存储数据库中存储有内置交换机检测到的故障信息存储在内置交换机的故障日志存储数据库中，存储在刀片服务器的故障日志存储数据库中的故障信息和内置交换机的故障日志存储数据库超过预定阈值，登记刀片服务器或内置交换机的扩展卡的故障信息在故障检测数据库中，对刀片服务器和内置交换机的故障日志存储数据库的故障级别和故障频率进行计数，确定要查看的故障发生路径在故障级别和故障频率的基础上进行。

4. 发明专利

JP2008293212A Transaction management method for information processor, and information processor 有权
标题翻译：信息处理器的交易管理方法和信息处理器
公开(公告)号：JP2008293212A
公开(公告)日：2008-12-04
申请号：JP2007137052
申请日：2007-05-23
申请人： Hitachi Ltd , 株式会社日立製作所
发明人： HOSOI MOTOFUSA , ITAKURA MINORU
IPC分类号： G06F13/00 , G06F11/30
摘要： PROBLEM TO BE SOLVED: To execute a read or write operation from/to a register of a memory or I/O device at a much more flexible timing by setting a start point for interrupt processing for operation analysis and debug processing or the like. SOLUTION: This information processor equipped with a plurality of buses 230 to 232 is configured to set trigger conditions for transaction, and to, when detecting the transaction satisfying the trigger conditions, temporarily stop the processing of the transaction, and to generate interrupt for operation analysis and debug processing. Thus, it is possible to achieve the operation analysis and debug processing of an information processor with high flexibility by executing the read-out/write-in of the value of the register of the memory or I/O device just before the processing of the transaction satisfying the trigger conditions. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：通过设置用于操作分析和调试处理的中断处理的起始点，或者通过设置用于操作分析和调试处理的中断处理的起始点，以更灵活的时间从存储器或I / O设备的寄存器执行读取或写入操作喜欢。配置有多个总线230〜232的信息处理器被配置为设置用于事务的触发条件，并且当检测到满足触发条件的事务时，暂时停止事务的处理并产生中断用于操作分析和调试处理。因此，可以通过在处理之前执行存储器或I / O设备的寄存器的值的读出/写入来实现具有高灵活性的信息处理器的操作分析和调试处理事务满足触发条件。版权所有（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式