专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6317795B2 光受信装置、レベル検出回路、及び受信装置有权
公开(公告)号：JP6317795B2
公开(公告)日：2018-04-25
申请号：JP2016188939
申请日：2016-09-28
申请人：沖電気工業株式会社 , 技術研究組合光電子融合基盤技術研究所
发明人：森野芳昭
IPC分类号： H03G3/30 , H03F3/08

2. 发明专利

JP2018056731A 光受信装置、レベル検出回路、及び受信装置有权
公开(公告)号：JP2018056731A
公开(公告)日：2018-04-05
申请号：JP2016188939
申请日：2016-09-28
申请人：沖電気工業株式会社 , 技術研究組合光電子融合基盤技術研究所
发明人：森野芳昭
IPC分类号： H03G3/30 , H03F3/08
摘要：【課題】回路規模を大きくすることなく、受信信号の強度変化に追随する即応性、同符号が連続する信号パターン列に対する保持性及び伝送速度が異なるシステムへの適応性、これらを満足するAGC機能の応答速度最適化を実現することができる光受信装置を提供する。【解決手段】トランスインピーダンスアンプ20の中間出力電圧レベル21を検出する、レベル検出部30の構成要素として時定数調整回路を備え、クロック信号55などの周波数成分を持つ信号を入力して、当該周波数成分に基づいてレベル検出に適用する時定数を可変制御する。【選択図】図1

3. 发明专利

JP5999955B2 光電子集積回路有权
标题翻译：光电集成电路
公开(公告)号：JP5999955B2
公开(公告)日：2016-09-28
申请号：JP2012080274
申请日：2012-03-30
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H04B1/40

4. 发明专利

JP5971366B1 ドライバ有权
标题翻译：司机
公开(公告)号：JP5971366B1
公开(公告)日：2016-08-17
申请号：JP2015039599
申请日：2015-02-27
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H03F1/48 , H01S5/042 , H03F3/45 , H04L25/06 , H04L25/03
摘要：【課題】DCレベルの調整が容易、かつ簡単な回路構成で、消費電力を抑制することができる高速ドライバを提供する。【解決手段】プリエンファシス機能付きLDドライバ10は、差動増幅回路のトランジスタ対を構成するトランジスタM1,M2と、第1および第2入力端子Vin1,Vin2に入力された第1および第2入力信号を基に微分波形を生成する第1および第2キャパシタC1,C2および抵抗R3,R4からなる第1および第2ハイパスフィルタ15,16と、トランジスタM1のドレインにドレインが接続されてトランジスタM1と並列配置され、かつゲートが第1ハイパスフィルタ15を介して第1入力端子Vin1に接続されたトランジスタM11と、トランジスタM2のドレインにドレインが接続されてトランジスタM2と並列配置され、かつゲートが第2ハイパスフィルタ16を介して第2入力端子Vin2に接続されたトランジスタM12と、を備える。【選択図】図2
摘要翻译：甲促进DC电平调整，而且简单的电路结构，提供一种能够抑制功耗的高速驱动器。与预加重10，第一和第二输入信号和M1，M2包括在晶体管对中的差分放大器电路的晶体管，LD驱动器被输入到第一和第二输入端子VIN1，VIN2 第一和第二高通滤波器15和16包括第一和第二电容器C1，C2和电阻器R3，R4，以基于产生差分波形，晶体管M1被连接到漏极晶体管M1的并联的漏极它被设置，并且栅极是经由一第一高通滤波器15连接到第一输入端子VIN1的晶体管M11，连接在漏极到M2被布置成与晶体管M2并联晶体管的漏极和栅极第二高通它包括通过过滤器16连接到第二输入端子Vin2的晶体管M12。 .The

5. 发明专利

JP2016072366A ドライバ审中-公开
标题翻译： DRIVER
公开(公告)号：JP2016072366A
公开(公告)日：2016-05-09
申请号：JP2014198645
申请日：2014-09-29
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H03K19/0175 , H03K5/125 , H01S5/042
摘要：【課題】簡単な回路構成で、消費電力を抑制することができる高速ドライバを提供する。【解決手段】プリエンファシス機能付きLDドライバ10は、差動増幅回路のトランジスタ対を構成するトランジスタM1,M2と、第1および第2入力端子Vin1,Vin2に入力された第1および第2入力信号を動作周波数に対して所定量の遅延を発生させる遅延素子L1,L2と、トランジスタM1のドレインにドレインが接続されてトランジスタM1と並列配置され、かつゲートが遅延素子L1を介して第1入力端子Vin1に接続されたトランジスタM11と、トランジスタM2のドレインにドレインが接続されてトランジスタM2と並列配置され、かつゲートが遅延素子L2を介して第2入力端子Vin2に接続されたトランジスタM12と、を備える。【選択図】図2
摘要翻译：要解决的问题：提供能够通过简单电路抑制功耗的高速驱动器。解决方案：具有预加重功能的LD驱动器10包括构成差分放大器电路的晶体管对的晶体管M1，M2，延迟元件L1， L2产生输入到操作频率的第一和第二输入端Vin1，Vin2的第一和第二输入信号的预定量的延迟;晶体管M11，其漏极与晶体管M1的漏极连接并与其并联布置; 以及经由延迟元件L1与第一输入端子Vin1连接的栅极，以及与晶体管M2的漏极连接并与其并列配置的漏极的晶体管M12，以及经由延迟与第二输入端子Vin2连接的栅极元素L2.SELECTED图：图2

6. 发明专利

JP2015065573A 差動増幅回路が形成された半導体装置有权
标题翻译：具有差分放大器电路的半导体器件
公开(公告)号：JP2015065573A
公开(公告)日：2015-04-09
申请号：JP2013198457
申请日：2013-09-25
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H03F3/45
摘要：【課題】トランジスタ対に流れる電流の立ち下がり遅延時間を短縮する。【解決手段】トランジスタ対M1,M2と該トランジスタ対に流れる各電流の和を一定にする電流源M3.M4とを備える差動増幅回路10Aが形成された半導体装置であって、前記電流源は、前記トランジスタ対に共通に接続されている共通トランジスタM3と、該共通トランジスタに直列接続されている他のトランジスタM4とを備えており、前記他のトランジスタのゲートは、前記共通トランジスタに流れる電流を遮断制御する制御用端子VCaに接続されており、前記共通トランジスタは、前記トランジスタ対の近傍に配設され、前記他のトランジスタは、前記制御用端子の近傍に配設されている。【選択図】図1
摘要翻译：要解决的问题：减少在晶体管对中流动的电流的下降延迟时间。解决方案：在具有差分放大器电路10A的半导体器件中，该差分放大器电路10A包括晶体管对M1，M2和用于保持分别在晶体管对中流动的电流恒定，电源包括共同连接到晶体管对的公共晶体管M3; 另一个晶体管M4串联连接到公共晶体管。另一晶体管的栅极连接到控制端子VCa，用于对在公共晶体管中流动的电流进行截止控制。公共晶体管布置在晶体管对附近，另一晶体管布置在控制端子附近。

7. 发明专利

JP6192179B2 トランスインピーダンス増幅回路、及びその半導体装置有权
公开(公告)号：JP6192179B2
公开(公告)日：2017-09-06
申请号：JP2015182938
申请日：2015-09-16
申请人：沖電気工業株式会社 , 技術研究組合光電子融合基盤技術研究所
发明人：森野芳昭
IPC分类号： H03F3/08

8. 发明专利

JP2017059981A トランスインピーダンス増幅回路、及びその半導体装置有权
公开(公告)号：JP2017059981A
公开(公告)日：2017-03-23
申请号：JP2015182938
申请日：2015-09-16
申请人：沖電気工業株式会社 , 技術研究組合光電子融合基盤技術研究所
发明人：森野芳昭
IPC分类号： H03F3/08
摘要：【課題】キャパシタを配設することなく差動出力を得る。【解決手段】入力端子Iinに流れ込む入力電流を電圧に変換し、変換された電圧を差動出力するトランスインピーダンス増幅回路であって、一端が前記入力端子に接続される抵抗器10と、第1負荷11と第1トランジスタT4と第2負荷T3との直列回路とを備え、前記抵抗器の他端は、前記第1トランジスタと前記第2負荷T3とを接続する第1接続点に接続され、前記第1負荷と前記第1トランジスタとを接続する第2接続点と、前記第1接続点との双方から電圧が出力される。【選択図】図2

9. 发明专利

JP5708741B2 差動増幅回路が形成された半導体装置有权
标题翻译：所述的半导体装置的差动放大电路中形成
公开(公告)号：JP5708741B2
公开(公告)日：2015-04-30
申请号：JP2013198457
申请日：2013-09-25
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H03F3/45

10. 发明专利

JP2016163163A ドライバ有权
标题翻译： DRIVER
公开(公告)号：JP2016163163A
公开(公告)日：2016-09-05
申请号：JP2015039599
申请日：2015-02-27
申请人：沖電気工業株式会社
发明人：森野芳昭
IPC分类号： H03F1/48 , H01S5/042 , H03F3/45 , H04L25/06 , H04L25/03
摘要：【課題】DCレベルの調整が容易、かつ簡単な回路構成で、消費電力を抑制することができる高速ドライバを提供する。【解決手段】プリエンファシス機能付きLDドライバ10は、差動増幅回路のトランジスタ対を構成するトランジスタM1,M2と、第1および第2入力端子Vin1,Vin2に入力された第1および第2入力信号を基に微分波形を生成する第1および第2キャパシタC1,C2および抵抗R3,R4からなる第1および第2ハイパスフィルタ15,16と、トランジスタM1のドレインにドレインが接続されてトランジスタM1と並列配置され、かつゲートが第1ハイパスフィルタ15を介して第1入力端子Vin1に接続されたトランジスタM11と、トランジスタM2のドレインにドレインが接続されてトランジスタM2と並列配置され、かつゲートが第2ハイパスフィルタ16を介して第2入力端子Vin2に接続されたトランジスタM12と、を備える。【選択図】図2
摘要翻译：要解决的问题：提供一种便于调节直流电平的高速驱动器，具有简单的电路结构，并且能够抑制其功耗。解决方案：具有预加重功能的LD（激光二极管）驱动器10包括：构成差分放大电路的晶体管耦合的晶体管M1，M2; 第一和第二高通滤波器15和16分别由第一和第二电容器C1和C2以及电阻器R3和R4组成，并且基于输入到第一和第二输入端子Vin1的第一和第二输入信号产生微分波形， Vin2; 晶体管M11，其漏极连接到晶体管M1的漏极，晶体管M1的漏极与晶体管M1并联设置，栅极经由第一高通滤波器15连接到第一输入端Vin1; 以及晶体管M12，其漏极连接到晶体管M2的漏极，晶体管M2的漏极与晶体管M2并联设置，栅极通过第二高通滤波器16连接到第二输入端Vin2。绘图：图2

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式