专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6773536B2 画像処理装置、および撮像画像処理システム有权
公开(公告)号：JP6773536B2
公开(公告)日：2020-10-21
申请号：JP2016229259
申请日：2016-11-25
申请人：株式会社東芝 , 東芝インフラシステムズ株式会社
发明人：相川拓己 , 井戸田誠一
IPC分类号： H04N1/04 , G06T1/00 , G06T1/60 , H04N1/21

2. 发明专利

JP2018200556A 情報処理装置、情報処理方法及びプログラム审中-公开
公开(公告)号：JP2018200556A
公开(公告)日：2018-12-20
申请号：JP2017104799
申请日：2017-05-26
申请人：株式会社東芝 , 東芝インフラシステムズ株式会社
发明人：相川拓己 , 井戸田誠一 , 徳田真哉 , 須藤裕之 , 吉田和久
IPC分类号： G05B23/02 , G06F3/0481
摘要：【課題】機器の状態の遷移を視覚的に提示することができる情報処理装置、情報処理方法及びプログラムを提供する。【解決手段】実施形態によれば、情報処理装置は、格納部と、取得部と、生成部と、を備える。格納部は、対象装置内に存在する内部機器の位置を示す機器情報を格納する。取得部は、前記内部機器の状態を示すログデータを取得する。生成部は、前記機器情報と前記ログデータとに基づいて、前記内部機器の位置と前記内部機器の状態とを時系列で表示するための表示データを生成する。【選択図】図2

3. 发明专利

JP2018085698A 画像処理装置、および撮像画像処理システム审中-公开
公开(公告)号：JP2018085698A
公开(公告)日：2018-05-31
申请号：JP2016229259
申请日：2016-11-25
申请人：株式会社東芝 , 東芝インフラシステムズ株式会社
发明人：相川拓己 , 井戸田誠一
IPC分类号： H04N1/04 , G06T1/00 , G06T1/60 , H04N1/21
摘要：【課題】より効率的な処理を実現することができる画像処理装置、および撮像画像処理システムを提供することである。【解決手段】実施形態の画像処理装置は、一次画像処理部と、画像記憶部と、書込処理部とを持つ。一次画像処理部は、搬送される紙葉類を繰り返し撮像するラインカメラから一次元画像を繰り返し取得し、時系列に並べられた複数の前記一次元画像を含む画像ブロックを出力する。画像記憶部は、前記一次画像処理部により出力された画像ブロックを記憶する。書込処理部は、前記画像ブロックを、前記紙葉類のどの部分が前記画像ブロックに含まれているか否かを示すヘッダ部に対応付けて、前記画像記憶部に書き込む。【選択図】図7

4. 发明专利

JP2017163224A 画像処理装置审中-公开
公开(公告)号：JP2017163224A
公开(公告)日：2017-09-14
申请号：JP2016043798
申请日：2016-03-07
申请人：株式会社東芝
发明人：相川拓己 , 井戸田誠一
IPC分类号： H04N5/225 , H04N1/04 , G06T1/00 , G06T5/50 , H04N1/00
摘要：【課題】簡易な構成によって、エリアカメラ用に設計された画像処理装置にラインカメラの撮像画像を処理させることができる画像処理装置を提供することである。【解決手段】実施形態の画像処理装置は、ラインカメラと、検出手段と、信号処理手段とを持つ。ラインカメラは、相対的に移動される紙葉類を撮像して繰り返し一次元画像を出力する。検出手段は、前記移動の過程において、前記紙葉類の有無を検出する。信号処理手段は、前記検出手段の検出結果を参照し、前記ラインカメラにより出力される一次元画像に対し、前記紙葉類の始端位置または終端位置を少なくとも示すヘッダを付加し、前記ヘッダおよび前記一次元画像と、前記ヘッダおよび前記一次元画像に同期した水平同期信号と、前記水平同期信号に対応した垂直同期信号とを出力する。【選択図】図1

5. 发明专利

JP2016212673A メモリ同期システム审中-公开
标题翻译：存储器同步系统
公开(公告)号：JP2016212673A
公开(公告)日：2016-12-15
申请号：JP2015096477
申请日：2015-05-11
申请人：株式会社東芝
发明人：相川拓己
IPC分类号： G06F12/06 , G06F15/173
摘要：【課題】複数の制御基板間で複雑なスケジューリングが不要で、適正に負荷分散できるメモリ同期システムを提供する。【解決手段】メモリ同期システム10は、複数の制御基板11と、中継基板12と、マルチポートメモリ(DPRAM)22と、中継CPU31とを持つ。マルチポートメモリは、複数の制御基板に設けられる。マルチポートメモリは、複数の制御基板数以上のメモリ空間23を備える。マルチポートメモリは、複数の制御基板及び中継基板の双方からアクセス可能である。中継CPUは、複数の制御基板のマルチポートメモリにおける各制御基板各々が書き込み可能なメモリ空間に順次アクセスする。中継CPUは、メモリ空間のデータ変化を判定する。中継CPUは、分割メモリ空間のデータが変化した場合に、変化したデータを他の制御基板のマルチポートメモリにおけるメモリ空間に書き込む。【選択図】図1
摘要翻译：多个控制基板中的复合物的调度是不必要的，提供一种存储器同步系统，其中适当的负载分布。一种存储器同步系统10具有多个控制基板11，并且中继基板12中，多端口存储器（DPRAM）22，继电器31的CPU。多端口存储器被提供给多个控制基板。多端口存储器包括所述多个控制基板数目以上的存储空间23中。多端口存储器是来自两个所述多个控制基板和中继基板访问。中继CPU，控制基板，上述多个控制基板的多端口存储器的一个可写存储器空间被顺序地访问。中继CPU确定在存储空间内的数据的变化。中继CPU，当划分的存储器空间的数据被改变，并且将改变的数据写入到在另一个控制基板的多端口存储器中的存储器空间。点域1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式