专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017126815A 発振回路有权
公开(公告)号：JP2017126815A
公开(公告)日：2017-07-20
申请号：JP2016003356
申请日：2016-01-12
申请人：株式会社東芝
发明人：井口俊太 , 高宮真 , 桜井貴康
IPC分类号： H03B5/08 , H03K3/354 , H03B5/32
CPC分类号： H03B7/00 , H03B5/24 , H03B5/32 , H03B5/364
摘要：【課題】消費電力を低減することが可能な発振回路を提供する。【解決手段】発振回路11は、共振回路12と、複数の負性抵抗回路13−1、13−2、13-nを具備している。複数の負性抵抗回路13−1、13−2、13−nは、それぞれ第1の電源端子、第2の電源端子、入力端子及び出力端子を含み、第1の電源端子及び第2の電源端子により電源と接地間に電流通路が直列接続され、入力端子及び出力端子により共振回路12に並列接続される。【選択図】図1

2. 发明专利

JP2017139690A 平均化回路有权
公开(公告)号：JP2017139690A
公开(公告)日：2017-08-10
申请号：JP2016020691
申请日：2016-02-05
申请人：株式会社東芝
发明人：李承俊 , 高宮真 , 桜井貴康
IPC分类号： H03H19/00
CPC分类号： H03K5/1252 , G01R19/003 , H03H19/004 , H04B1/10
摘要：【課題】本実施形態は、平均を求める信号値の数が多くなっても回路面積の増加を抑制する平均化回路を提供する。【解決手段】本実施形態に係る平均化回路は、第1乃至第3のキャパシタを含むキャパシタ回路と、キャパシタ回路を制御する制御部とを含む。制御部は、第1のキャパシタに印加された第1の電圧と第2のキャパシタに印加された第2の電圧との平均である第1の1段階平均電圧を第1のキャパシタに印加させ第2のキャパシタに印加された第3の電圧と第3のキャパシタに印加された第4の電圧との平均である第2の1段階平均電圧を第2のキャパシタに印加させ、第1及び第2のキャパシタに印加されている第1及び第2の1段階平均電圧の平均である第1の2段階平均電圧を第1のキャパシタに印加させる。【選択図】図1

3. 发明专利

JP6158373B1 平均化回路有权
公开(公告)号：JP6158373B1
公开(公告)日：2017-07-05
申请号：JP2016020691
申请日：2016-02-05
申请人：株式会社東芝
发明人：李承俊 , 高宮真 , 桜井貴康
IPC分类号： H03H19/00
CPC分类号： H03K5/1252 , G01R19/003 , H03H19/004 , H04B1/10
摘要：【課題】本実施形態は、平均を求める信号値の数が多くなっても回路面積の増加を抑制する平均化回路を提供する。【解決手段】本実施形態に係る平均化回路は、第1乃至第3のキャパシタを含むキャパシタ回路と、キャパシタ回路を制御する制御部とを含む。制御部は、第1のキャパシタに印加された第1の電圧と第2のキャパシタに印加された第2の電圧との平均である第1の1段階平均電圧を第1のキャパシタに印加させ第2のキャパシタに印加された第3の電圧と第3のキャパシタに印加された第4の電圧との平均である第2の1段階平均電圧を第2のキャパシタに印加させ、第1及び第2のキャパシタに印加されている第1及び第2の1段階平均電圧の平均である第1の2段階平均電圧を第1のキャパシタに印加させる。【選択図】図1

4. 发明专利

JP6271605B2 発振回路有权
公开(公告)号：JP6271605B2
公开(公告)日：2018-01-31
申请号：JP2016003356
申请日：2016-01-12
申请人：株式会社東芝 , 東芝デバイス&ストレージ株式会社
发明人：井口俊太 , 高宮真 , 桜井貴康
IPC分类号： H03B5/08 , H03K3/354 , H03B5/32
CPC分类号： H03B7/00 , H03B5/24 , H03B5/32 , H03B5/364

5. 发明专利

JP6081404B2 発振回路有权
标题翻译：振荡电路
公开(公告)号：JP6081404B2
公开(公告)日：2017-02-15
申请号：JP2014102428
申请日：2014-05-16
申请人：株式会社東芝
发明人：井口俊太 , 高宮真 , 桜井貴康
IPC分类号： H03B5/32

6. 发明专利

JP2015220584A 発振回路有权
标题翻译：振荡电路
公开(公告)号：JP2015220584A
公开(公告)日：2015-12-07
申请号：JP2014102428
申请日：2014-05-16
申请人：株式会社東芝
发明人：井口俊太 , 高宮真 , 桜井貴康
IPC分类号： H03B5/32
摘要：【課題】動作環境の変化や製造プロセスのばらつき、或いは製品の仕様に拘らず、低消費電力で高速な起動が可能な発振回路を提供する。【解決手段】発振回路11は、共振器12と、負性抵抗回路とを具備し、負性抵抗回路は、抵抗15及び容量13、14と、第1のサイズを有する少なくとも1つのトランジスタを含む少なくとも1つの第1の増幅回路17_1〜17_nと、第1のサイズ以下の第2のサイズを有する少なくとも1つのトランジスタを含む第2の増幅回路17_0とを含み、起動時に少なくとも動作環境、及びプロセス条件の1つに基づき、少なくとも第1の増幅回路を動作させ、起動後、前記第2の増幅回路のみを動作させる制御部とを具備する。【選択図】図1
摘要翻译：要解决的问题：提供一种振荡电路，无论操作环境的变化，制造过程的变化或产品的规格如何，都能以低功耗快速启动。解决方案：振荡电路11包括谐振器12，和负电阻电路，负电阻电路包括电阻器15，电容器13,14，至少一个包括具有第一尺寸的至少一个晶体管的第一放大器电路17_1-17_n和包括至少一个晶体管的第二放大器电路17_0 具有等于或小于第一尺寸的第二尺寸，并且还包括控制部分，用于在启动时基于操作环境和处理条件中的至少一个操作至少第一放大器电路;以及启动后仅操作第二放大器电路。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式