专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015015542A 情報処理システム有权
标题翻译：信息处理系统
公开(公告)号：JP2015015542A
公开(公告)日：2015-01-22
申请号：JP2013139899
申请日：2013-07-03
申请人：株式会社メガチップス , Mega Chips Corp
发明人： SUGAWARA TAKAHIKO
IPC分类号： H04L9/32 , G06F21/44 , H04L9/10
摘要：【課題】マイクロプロセッサの制御を改変するような攻撃を受けた場合であっても、記憶装置からコンテンツデータが不正に読み出されることを防止することが可能な、情報処理システムを得る。【解決手段】マイクロプロセッサ11は、通信装置2と半導体記憶装置3との相互認証を指示する認証コマンドCを発行し、通信装置2のメモリコントローラ12は、認証コマンドCを受領することにより、半導体記憶装置3のメモリコントローラ21との間で相互認証を実行する。【選択図】図3
摘要翻译：要解决的问题：即使系统接收到用于改变微处理器的控制的攻击，提供一种能够以未经授权的方式禁止从存储装置读取内容数据的信息处理系统。解决方案：微处理器11发出认证命令C执行通信设备2和半导体存储器件3的相互认证。响应于认证命令C的接收，通信设备2的存储器控制器12执行半导体存储设备3和存储器之间的相互认证控制器21。

2. 发明专利

JP2014048893A Memory system, memory device, information processor, memory system operation method, and comparison computing unit 有权
标题翻译：存储器系统，存储器件，信息处理器，存储器系统操作方法和比较计算单元
公开(公告)号：JP2014048893A
公开(公告)日：2014-03-17
申请号：JP2012191230
申请日：2012-08-31
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： SUGAWARA TAKAHIKO
IPC分类号： G06F21/10
摘要： PROBLEM TO BE SOLVED: To provide a technique that makes it hard to copy a memory device.SOLUTION: A memory information protection system 1A includes: a memory device 20; and an information processor 10 that executes information processing using information that is read from the memory device 20. The information processor 10 includes: a power controller 110 that supplies power to the memory device 20; a current measurement circuit 120 that measures consumption current that flows from the information processor 10 to the memory device 20; and determination means that calculates the amount of change of the consumption current per unit time as a change rate of the consumption current, and determines whether or not the memory device 20 is an authorized product on the basis of the calculated change rate.
摘要翻译：要解决的问题：提供使得难以复制存储器件的技术。解决方案：存储器信息保护系统1A包括：存储器件20; 以及使用从存储装置20读取的信息执行信息处理的信息处理器10.信息处理器10包括：功率控制器110，其向存储器件20供电; 测量从信息处理器10流向存储装置20的消耗电流的电流测量电路120; 以及确定单元，计算每单位时间的消耗电流的变化量作为消耗电流的变化率，并且基于计算出的变化率来确定存储器件20是否是授权的产品。

3. 发明专利

JP2009042911A Memory access system 有权
标题翻译：存储器访问系统
公开(公告)号：JP2009042911A
公开(公告)日：2009-02-26
申请号：JP2007205651
申请日：2007-08-07
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： SUGAWARA TAKAHIKO
IPC分类号： G06F12/16
CPC分类号： G06F11/1068 , G11C29/42 , G11C2029/0409 , G11C2029/0411
摘要： PROBLEM TO BE SOLVED: To provide technology for avoiding or reducing possibility that data are unintentionally rewritten by repeatedly reading the data from a nonvolatile memory. SOLUTION: An ECC (Error Correction Code) circuit 26 generates a first syndrome about writing data before writing in a memory is performed. An EDC (Error Detection Code) circuit 27 generates a second syndrome about confirmation reading data after the writing in the memory is performed. The EDC circuit 27 detects an error by only a "Read Disturb" phenomenon by use of the second syndrome, about the data scanned from the memory. The ECC circuit 26 detects the error by the "Read Disturb" phenomenon and a "Program Disturb" phenomenon by use of the first syndrome, about the data detected with the error by only the "Read Disturb" phenomenon, and corrects the error. Thereby, a circuit scale can be reduced, and a processing time is reduced. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供用于避免或减少通过重复从非易失性存储器读取数据而无意地重写数据的可能性的技术。解决方案：ECC（纠错码）电路26在执行写入存储器之前产生关于写入数据的第一综合征。 EDC（错误检测码）电路27在执行在存储器中写入之后产生关于确认读取数据的第二综合征。关于从存储器扫描的数据，EDC电路27通过使用第二综合征仅检测到“读取干扰”现象的错误。 ECC电路26通过仅使用“读取干扰”现象通过使用第一综合征关于通过误差检测到的数据的“读取干扰”现象和“程序干扰”现象来检测错误，并校正错误。由此，可以减小电路规模，减少处理时间。版权所有（C）2009，JPO＆INPIT

4. 发明专利

JP2015061182A 記憶装置及び情報処理システム有权
标题翻译：存储设备和信息处理系统
公开(公告)号：JP2015061182A
公开(公告)日：2015-03-30
申请号：JP2013193223
申请日：2013-09-18
申请人：株式会社メガチップス , Mega Chips Corp
发明人： SUGAWARA TAKAHIKO
IPC分类号： H04L9/18
摘要：【課題】ストリーム暗号及びブロック暗号を併用することにより、処理速度の向上と攻撃耐性の向上とを両立することが可能な記憶装置を得る。【解決手段】半導体記憶装置3は、入力データDI及び出力データDOの暗号モードとして、ストリーム暗号及びブロック暗号を組み合わせた複数のパターンを設定可能な暗号モード制御回路42を備える。暗号モード制御回路42が設定する複数のパターンには、一のアクセスに関する入力データと出力データとで暗号モードが異なるパターンが含まれる。【選択図】図3
摘要翻译：要解决的问题：提供一种能够通过使用流密码和分组密码来实现处理速度的提高和抗攻击性提高的存储装置。解决方案：半导体存储装置3包括加密模式控制电路42，其可以通过组合流密码和块密码作为输入数据DI和输出数据DO的加密模式来设置多个模式。由加密模式控制电路42设置的多个模式包括具有用于输入数据的不同模式和与一次访问相关的输出数据的模式。

5. 发明专利

JP2015023414A 情報処理システム有权
标题翻译：信息处理系统
公开(公告)号：JP2015023414A
公开(公告)日：2015-02-02
申请号：JP2013149843
申请日：2013-07-18
申请人：株式会社メガチップス , Mega Chips Corp
发明人： SUGAWARA TAKAHIKO
IPC分类号： H04L9/32 , G06F21/44 , G06F21/64
摘要：【課題】コストの増大やレイテンシの増大を伴うことなく、なりすまし防止技術を用いたセキュア通信と同程度のセキュリティレベルを実現することが可能な情報処理システムを得る。【解決手段】通信装置2は、半導体記憶装置3から合成パラメータ付きコンテンツデータT1(N+1)を受信し、合成パラメータ付きコンテンツデータT1(N+1)に含まれる合成パラメータVB(N+1)から、ハッシュ値HBと認証コードSB(N+1)とを抽出する。そして、合成パラメータVB(N+1)から抽出したハッシュ値HBに基づいて、合成パラメータ付きコンテンツデータT1(N+1)に含まれるコンテンツデータT0の完全性を評価し、また、合成パラメータVB(N+1)から抽出した認証コードSB(N+1)に基づいて、半導体記憶装置3の正当性を認証する。【選択図】図3
摘要翻译：要解决的问题：获得能够实现与安全通信相同的安全级别的信息处理系统，而不会增加成本或延迟。解决方案：通信设备2接收内容数据T1（N + 1）与来自半导体存储装置3的复合参数，并且从包含在内容数据T1（N + 1）中的复合参数VB（N + 1）中提取出一个复合参数VB（N + 1）的静默值HB和认证码SB（N + 1）参数。然后，基于从复合参数VB（N + 1）提取的静噪值HB，通信装置使用复合参数评估包含在内容数据T1（N + 1）中的内容数据T0的完整性，并且验证真实性根据从复合参数VB（N + 1）中提取出的认证码SB（N + 1），确定半导体存储装置3。

6. 发明专利

JP2013037417A Memory system, information processor, memory device, and memory system operation method 有权
标题翻译：存储器系统，信息处理器，存储器件和存储器系统操作方法
公开(公告)号：JP2013037417A
公开(公告)日：2013-02-21
申请号：JP2011170703
申请日：2011-08-04
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： SUGAWARA TAKAHIKO , ABURATANI HIROMU
IPC分类号： G06F21/10 , G06F21/62 , H04L9/32
摘要： PROBLEM TO BE SOLVED: To provide a technique that can prevent a memory device from being copied.SOLUTION: A memory information protection system 1A comprises: a memory device 20A that has a plurality of storage parts; and an information processor 10 that executes information processing. The memory device 20A includes as the plurality of storage parts: a first storage part 201 that stores second information associated with first information; and a second storage part 202 that stores the first information. The information processor 10 includes: acquisition means that acquires the first information and the second information; and a comparator 115 that determines the validity of a combination of the first storage part 201 and the second storage part 202 by using the first information and the second information. If it is determined by the comparator 115 that the combination of the first storage part 201 and the second storage part 202 is invalid, the information processor 10 disables execution of the information processing.
摘要翻译：要解决的问题：提供可以防止存储器件被复制的技术。存储器信息保护系统1A包括：具有多个存储部件的存储器件20A; 以及执行信息处理的信息处理器10。存储装置20A包括作为多个存储部的第一存储部201，其存储与第一信息相关联的第二信息; 以及存储第一信息的第二存储部202。信息处理器10包括：获取装置，其获取第一信息和第二信息; 以及通过使用第一信息和第二信息来确定第一存储部分201和第二存储部分202的组合的有效性的比较器115。如果比较器115确定第一存储部分201和第二存储部分202的组合是无效的，则信息处理器10禁止执行信息处理。版权所有（C）2013，JPO＆INPIT

7. 发明专利

JP2010250472A Memory controller, memory control device, memory device, memory information protection system and control method of the memory control device 有权
标题翻译：存储控制器，存储器控制装置，存储器装置，存储器信息保护系统和存储器控制装置的控制方法
公开(公告)号：JP2010250472A
公开(公告)日：2010-11-04
申请号：JP2009097829
申请日：2009-04-14
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： SUGAWARA TAKAHIKO , KOTO TETSUO , YAMAGUCHI IKUO , OSHIKIRI TAKASHI
IPC分类号： G06F21/24 , H04L9/16
摘要： PROBLEM TO BE SOLVED: To provide a technology allowing enhancement of confidentiality of information stored in a memory device. SOLUTION: A memory controller includes: a key generation part 112 newly generating key information used for encryption/decryption of information at each prescribed timing; and a data conversion circuit 113 encrypting information to be output to the memory device 20 based on the information, and decrypting the encrypted information to be input from the memory device 20 based on the key information. In the data conversion circuit 113, update of the key information with the new key information as the key information is performed each time the new key information is generated by the key generation part 112. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供允许增强存储在存储设备中的信息的机密性的技术。解决方案：存储器控制器包括：密钥生成部分112，新生成用于在每个规定的定时对信息进行加密/解密的密钥信息; 数据转换电路113根据该信息对要输出到存储装置20的信息进行加密，并根据密钥信息解密从存储装置20输入的加密信息。在数据转换电路113中，每当由密钥生成部112生成新的密钥信息时，执行用新的密钥信息作为关键信息的密钥信息的更新。（C）2011，JPO＆INPIT

8. 发明专利

JP2009252079A Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：JP2009252079A
公开(公告)日：2009-10-29
申请号：JP2008101323
申请日：2008-04-09
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： KOTO TETSUO , SUGAWARA TAKAHIKO
IPC分类号： G06F21/24 , G06K19/073
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor memory device which can exclude an illegally copied product at low cost in a short period without changing a current security system. SOLUTION: A security chip 3 includes: a host interface 31 for communicating with the outside; a controller 32 connected to the host interface 31; a memory interface 33 which reads key data necessary for decryption, i.e., data to be read from an internal memory 34 on the basis of an instruction from the controller 32 for use in a decryption program and gives the controller 32 the key data; the internal memory 34 which is theoretically divided into a plurality of areas and in which the plurality of key data are stored; and an RTC 35 controlled by the controller 32. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种在不改变当前安全系统的情况下，可以在短时间内以低成本排除非法复制的产品的半导体存储器件。解决方案：安全芯片3包括：主机接口31，用于与外部通信; 连接到主机接口31的控制器32; 存储器接口33，其根据来自控制器32的用于解密程序的指令读取解密所需的密钥数据，即从内部存储器34读取的数据，并向控制器32提供密钥数据; 内部存储器34理论上被划分为多个区域并且其中存储有多个密钥数据; 和由控制器32控制的RTC 35。版权所有（C）2010，JPO＆INPIT

9. 发明专利

JP2008262614A Nonvolatile semiconductor memory device 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：JP2008262614A
公开(公告)日：2008-10-30
申请号：JP2007102783
申请日：2007-04-10
申请人： Mega Chips Corp , 株式会社メガチップス
发明人： SUGAWARA TAKAHIKO
IPC分类号： G11C16/02
摘要： PROBLEM TO BE SOLVED: To provide a nonvolatile semiconductor memory device capable of performing satisfactory data writing to, reading from and erasing for a memory array irrespective of the situation of access to each block. SOLUTION: A first detection unit 41 detects a block including a defective cell as a congenital defective block. A second detection unit 42 clocks data writing time for each block other than the detected congenital defective block, and detects a block selected on the basis of the clocked data writing time as a block likely to be an acquired defective block in the future. A registration unit 45 registers pieces of information about the detected congenital and acquired defective blocks as pieces of defective block information for each block in a block information storage table 51a. A memory control unit 20 excludes the congenital and acquired defective blocks from access target blocks by referring to the pieces of defective block information registered in the block information storage table 51a beforehand by a diagnosis unit 40. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够对存储器阵列执行令人满意的数据写入，读取和擦除的非易失性半导体存储器件，而不管访问每个块的情况如何。解决方案：第一检测单元41检测包括作为先天缺陷块的缺陷单元的块。第二检测单元42对除了检测到的先天性缺陷块之外的每个块对数据写入时间进行计时，并且将基于时钟数据写入时间选择的块检测为将来可能成为获取的缺陷块的块。注册单元45将关于检测到的先天和获取的缺陷块的信息作为块信息存储表51a中的每个块的缺陷块信息进行登记。存储器控制单元20通过参考由诊断单元40预先登记在块信息存储表51a中的缺陷块信息，从存取目标块中排除先天和获取的缺陷块。（C）2009年， JPO＆INPIT

10. 发明专利

JP2015026892A 情報処理システム有权
标题翻译：信息处理系统
公开(公告)号：JP2015026892A
公开(公告)日：2015-02-05
申请号：JP2013153581
申请日：2013-07-24
申请人：株式会社メガチップス , Mega Chips Corp
发明人： SUGAWARA TAKAHIKO
IPC分类号： H04L9/32 , G06F21/44 , G06F21/46
摘要：【課題】認証コードのコード長が固定値である情報処理システムよりもセキュリティ強度を向上することが可能な、情報処理システムを得る。【解決手段】通信装置2は、半導体記憶装置3に通信装置2を認証させるための認証コードS(N)を、半導体記憶装置3に送信する。半導体記憶装置3は、認証コードS(N)に基づいて通信装置2を認証する。通信装置2は、認証コードS(N)のコード長を可変に設定可能である。【選択図】図1
摘要翻译：要解决的问题：提供一种与其中认证码的代码长度具有固定值的信息处理系统相比，能够提高安全性的信息处理系统。解决方案：通信设备2向半导体存储设备3发送，用于使半导体存储装置3识别通信装置2的认证码S（N）。半导体存储装置3基于认证码S（N）识别通信装置2。通信装置2可以适当地设定认证码S（N）的码长。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式