专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015002262A 多層配線基板の製造方法有权
标题翻译：多层布线板的制造方法
公开(公告)号：JP2015002262A
公开(公告)日：2015-01-05
申请号：JP2013126026
申请日：2013-06-14
申请人：日本特殊陶業株式会社 , Ngk Spark Plug Co Ltd
发明人： IWASAKI MASATAKA , MATSUURA HIROYUKI , YAMAMOTO HIROSHI
IPC分类号： H05K3/46
摘要：【課題】歩留まりを向上させることにより、信頼性に優れた多層配線基板を製造することが可能な多層配線基板の製造方法を提供すること。【解決手段】本発明の多層配線基板は、コア基板準備工程及び配線積層部形成工程を経て製造される。コア基板準備工程では、絶縁性を有する無機材料を含むコア基板11を準備する。配線積層部形成工程では、配線積層部をコア主面12上及びコア裏面13上の両方に形成する。なお、コア基板準備工程後かつ配線積層部形成工程前には、ダミー電極51,52を、コア主面12上及びコア裏面13上の両方においてコア基板11を介して互いに向かい合うように形成する。そして、配線積層部形成工程では、コア主面12上及びコア裏面13上の両方にそれぞれ少なくとも1層の樹脂絶縁層33,34を積層した状態で、ダミー電極51とダミー電極52との間の静電容量を測定する。【選択図】図6
摘要翻译：要解决的问题：提供一种能够制造通过提高产量而提高可靠性的多层布线板的多层布线板的制造方法。解决方案：通过芯基板准备步骤和形成布线层叠部分制造多层布线板步。在芯基板制备步骤中，制备包括绝缘无机材料的芯基板11。在布线层叠部形成工序中，在芯的主面12和芯的后表面13上形成配线层叠部。在芯基板制备步骤和布线层压部分形成步骤之前，虚拟电极51和52形成为经由芯基板11在芯的主表面12和芯的后表面13上彼此面对。在布线层叠部形成工序中，在层叠至少一个树脂绝缘层33,34的芯部的主面12和芯部的后表面13之间，测量虚设电极51和虚设电极52之间的静电电容。

2. 发明专利

JP2014022483A Relay board and method for manufacturing the same 有权
标题翻译：继电器及其制造方法
公开(公告)号：JP2014022483A
公开(公告)日：2014-02-03
申请号：JP2012158297
申请日：2012-07-17
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： IWASAKI MASATAKA , YAMAMOTO HIROSHI
IPC分类号： H01L23/32 , H01L23/28
CPC分类号： H01L2224/73204 , H01L2924/15311
摘要： PROBLEM TO BE SOLVED: To provide a relay board capable of imparting high reliability by preventing damage to a relay board body.SOLUTION: A relay board 31 comprises a relay board body 39 of a substantially plate shape and a plurality of conductor posts 36 penetrating between a board principal surface 32 and a board rear surface 33 of the relay board body 39. A semiconductor element mounting region 24 in which a plurality of semiconductor element connection terminals 37 for mounting a semiconductor element exist is set on the board principal surface 32. A covering material 61 covering at least a part of a board side surface 34 is tightly formed on a board side surface 34 of the relay board body 39. The covering material 61 protrudes to the board principal surface 32 side and includes a salient 62 disposed around the semiconductor element mounting region 24.
摘要翻译：要解决的问题：提供一种能够通过防止对继电器板体的损坏而赋予高可靠性的继电器板。解决方案：继电器板31包括基本上板状的继电器板主体39和贯穿在基板之间的多个导体柱36 中继板主体39的板主表面32和板后表面33.设置有用于安装半导体元件的多个半导体元件连接端子37的半导体元件安装区域24设置在板主面32上。覆盖板侧表面34的至少一部分的覆盖材料61紧密地形成在中继板主体39的基板侧表面34上。覆盖材料61突出到板主体表面32侧，并且包括围绕半导体元件安装区域24。

3. 发明专利

JP2010258199A Piezoelectric element and method of manufacturing the same 审中-公开
标题翻译：压电元件及其制造方法
公开(公告)号：JP2010258199A
公开(公告)日：2010-11-11
申请号：JP2009106150
申请日：2009-04-24
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： TAKAYAMA YASUSHI , YASUDA HIROYA , IWASAKI MASATAKA , OTSUKA ATSUSHI
IPC分类号： H01L41/083 , C04B35/49 , C04B35/491 , H01L41/187 , H01L41/22 , H01L41/297 , H01L41/39
摘要： PROBLEM TO BE SOLVED: To provide a piezoelectric element and a method of manufacturing the same in which an organic binder is made easy to be removed (defatted) even if oxygen partial pressure is low, the time needed for the defatting is shortened while oxidation of Cu of an electrode layer is suppressed during defatting to improve the productivity, and piezoelectric characteristics are maintained. SOLUTION: The piezoelectric element 10 is constituted by alternately stacking a piezoelectric layer 2 composed of a piezoelectric composition containing lead zirconate titanate as a main component, Mn and/or Co as a first sub component, Cu as a second sub component, Nb and/or Ta as a third sub component, and at lest one kind selected out of Ce, Nd and La as a fourth sub component; and an electrode layer 4 consisting principally of Cu. Here, the piezoelectric element 10 may be constituted containing Sr and/or Ca as a fifth sub component of the piezoelectric ceramic layer 2 instead of the fourth sub component. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：为了提供一种压电元件及其制造方法，其中即使氧分压较低，有机粘合剂也易于除去（脱脂），缩短脱脂所需的时间同时在脱脂期间抑制电极层的Cu的氧化以提高生产率，并且保持压电特性。解决方案：压电元件10通过交替堆叠由包含锆钛酸铅作为主要成分的压电组合物构成的压电层2，作为第一副成分的Mn和/或Co，作为第二子成分的Cu， Nb和/或Ta作为第三子成分，并且至少一种选自Ce，Nd和La作为第四子成分; 以及主要由Cu组成的电极层4。这里，代替第四子部件，可以构成压电元件10，其包含Sr和/或Ca作为压电陶瓷层2的第五子部件。版权所有（C）2011，JPO＆INPIT

4. 发明专利

JP2008288259A Laminated piezoelectric actuator element, and laminated piezoelectric actuator 审中-公开
标题翻译：层叠压电致动器元件和层压式压电致动器
公开(公告)号：JP2008288259A
公开(公告)日：2008-11-27
申请号：JP2007129299
申请日：2007-05-15
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： TAKAYAMA YASUSHI , ITO JUNICHI , IWASAKI MASATAKA , SHIMIZU YASUMITSU
IPC分类号： H01L41/083 , F02M51/00 , F02M51/06 , H01L41/187 , H01L41/22 , H01L41/27 , H01L41/293 , H02N2/00
摘要： PROBLEM TO BE SOLVED: To provide a laminated piezoelectric actuator element that can relax stress applied to a laminated body during driving, suppress damage in an external electrode, a solder layer, etc. and improve durability than heretofore, and to provide a laminated piezoelectric actuator.
SOLUTION: A plurality of slits 6 are formed on side faces on both sides of a laminated body 5 with specified spacing in vertical direction (parallel to the laminated face) to the lamination direction as in cutting made from the side face at specified depth, so as to relax stress in the laminated body. External electrodes 7 and 8 are formed on side faces (where the slits are formed) on both sides of the laminated body 5 in a manner that they do not overlap the slits 6 when the laminated body 5 is projected from the surface side where the external electrodes 7 and 8 are formed. Solder layers 9 and 10 are formed entirely over the surface of the external electrodes 7 and 8, and they are not coupled with each other on the slits 6.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：解决问题的方案为了提供一种层叠压电致动器元件，其可以在驱动期间放松施加到层叠体的应力，抑制外部电极，焊料层等的损伤，提高耐久性，并且提供层压压电致动器。解决方案：在层叠体5的两侧的侧面上形成有多个狭缝6，在垂直方向（与层压面平行）上具有与层叠方向相同的间隔，与在特定的深度，以缓和层压体的应力。外部电极7和8在层叠体5的两侧形成在侧面（形成有狭缝的位置）上，当层叠体5从表面侧突出时，它们不与狭缝6重叠形成电极7和8。焊接层9和10完全形成在外部电极7和8的表面上，并且它们在狭缝6上不彼此连接。版权所有（C）2009，JPO＆INPIT

5. 发明专利

JP2014039976A Substrate manufacturing method 审中-公开
标题翻译：基板制造方法
公开(公告)号：JP2014039976A
公开(公告)日：2014-03-06
申请号：JP2012182956
申请日：2012-08-22
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： IWASAKI MASATAKA , OTSUKA ATSUSHI , YAMAMOTO HIROSHI
IPC分类号： B24C1/00 , B24C1/04 , B24C3/08
摘要： PROBLEM TO BE SOLVED: To provide a substrate manufacturing method in which manufacturing efficiency is improved by simultaneously forming a plurality of tapered recess portions.SOLUTION: A substrate 11 is manufactured through a recess forming process. In the recess forming process, a plurality of recess portions are simultaneously formed that are open on a main surface of the substrate by applying abrasive grain processing for spraying abrasive grains T1 from a nozzle 31 toward the main surface of the substrate which is supported by a support body 12. Further, in the recess forming process, the plurality of recess portions are formed such that an inner diameter gradually becomes larger toward a main surface side of the substrate to form a tapered shape, by rotating the support body 12 around a support shaft 13 or by moving the support body 12 so that an inclination direction of the main surface of the substrate is changed, in a state of tilting the main surface of the substrate relative to a discharging direction of the abrasive grains T1 .
摘要翻译：要解决的问题：提供通过同时形成多个锥形凹部来提高制造效率的基板制造方法。解决方案：通过凹部形成工艺制造基板11。在凹部形成工序中，同时形成在基板的主面上开口的多个凹部，通过施加磨粒的处理，从喷嘴31向基板的主面喷射磨粒，此外，在凹部形成处理中，多个凹部形成为使得内径朝向基板的主面侧逐渐变大以形成锥形，通过使支撑体12围绕支撑体旋转轴13或通过使支撑体12移动，使基板的主表面的倾斜方向在相对于磨料颗粒T1的排出方向倾斜基板的主表面的状态下改变。

6. 发明专利

JP2015012271A 配線基板の製造方法审中-公开
标题翻译：制造接线板的方法
公开(公告)号：JP2015012271A
公开(公告)日：2015-01-19
申请号：JP2013138910
申请日：2013-07-02
申请人：日本特殊陶業株式会社 , Ngk Spark Plug Co Ltd
发明人： IWASAKI MASATAKA , MATSUURA HIROYUKI , YAMAMOTO HIROSHI
IPC分类号： H05K3/18
摘要：【課題】アンダーカットの発生を確実に抑制することができ、かつ信頼性に優れた配線基板を製造することが可能な配線基板の製造方法を提供すること。【解決手段】シード層形成工程では、第1シード層及び第2シード層を形成する。レジスト形成工程では、めっきレジスト21を第2シード層の上に形成する。第2シード層除去工程では、第1のエッチング液を用いたエッチングによって第2シード層を除去する。配線パターン形成工程では、銅めっきを行って配線パターンの一部を形成する。レジスト除去工程ではめっきレジスト21を除去する。なお、第2シード層除去工程後、第1シード層中の銅と第2シード層中の金属材料とを合金化させて合金層24を形成する合金層形成工程が行われる。また、レジスト除去工程後、第2のエッチング液を用いたエッチングにより、合金層24を除去する合金層除去工程が行われる。【選択図】図7
摘要翻译：要解决的问题：提供一种能够可靠地抑制底切产生的布线板的制造方法，并制造具有优异的可靠性的布线板。解决方案：种子层形成步骤形成第一种子层和第二种子层。抗蚀剂形成步骤在第二晶种层上形成电镀抗蚀剂21。第二种子层去除步骤通过使用第一蚀刻剂的蚀刻去除第二种子层。布线图案形成步骤通过用铜电镀抗蚀剂的开口来形成布线图案的一部分。抗蚀剂去除步骤除去电镀抗蚀剂21.在第二种子层去除步骤之后，进行合金层形成步骤，其通过在第一籽晶层中合金化铜和第二晶种层中的金属材料形成合金层24。在抗蚀剂去除步骤之后，进行合金层去除步骤，其通过使用第二蚀刻剂的蚀刻去除合金层24。

7. 发明专利

JP2014116485A Method of manufacturing multilayer wiring board 审中-公开
标题翻译：制造多层接线板的方法
公开(公告)号：JP2014116485A
公开(公告)日：2014-06-26
申请号：JP2012270024
申请日：2012-12-11
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： IWASAKI MASATAKA , MATSUURA HIROYUKI , YAMAMOTO HIROSHI
IPC分类号： H05K3/46
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a multilayer wiring board which can manufacture a multilayer wiring board with excellent reliability.SOLUTION: In a base material preparation step, a support base material 51 is prepared in which an adhesive part 57 with a light peeling property is arranged on the outer peripheral part thereof and peeling parts 58 with a lower adhesive property than that of the adhesive part 57 are arranged on the more inward sides than the adhesive part 57. In a sticking step, core substrates 11 are arranged on a base material principal surface 52 and a base material rear surface 53 of the support base material 51, the adhesive part 57 is temporarily bonded to the outer peripheral parts of core rear surfaces 13 of the core substrates 11, the peeling parts 58 are brought into contact with the central parts of the core rear surfaces 13, and thereby the core substrates 11 are stuck to the support base material 51. In a separation step, the core substrates 11 and the support base material 51 are separated by irradiating the adhesive part 57 with light.
摘要翻译：要解决的问题：提供一种制造可以制造具有优异可靠性的多层布线板的多层布线板的方法。解决方案：在基材制备步骤中，制备支撑基材51，其中粘合剂部分57具有在其外周部分上布置有光剥离性，并且在粘合部57的内侧布置有比粘合部57低的粘合性的剥离部58。在粘贴步骤中，布置芯基板11 在基材主体表面52和支撑基材51的基材背面53上，粘合部57临时接合到芯基板11的芯后表面13的外周部，剥离部58被带到与芯后表面13的中心部分接触，从而将芯基板11粘贴到支撑基材51.在分离步骤中，芯体通过用光照射粘合剂部分57来分离基板11和支撑基材51。

8. 发明专利

JP2013110329A Capacitor module built-in wiring board 审中-公开
标题翻译：电容器模块内置接线板
公开(公告)号：JP2013110329A
公开(公告)日：2013-06-06
申请号：JP2011255647
申请日：2011-11-23
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： SEKI TOSHITAKE , IWASAKI MASATAKA , YAMAMOTO HIROSHI , OTSUKA ATSUSHI
IPC分类号： H05K3/46
摘要： PROBLEM TO BE SOLVED: To provide a capacitor module built-in wiring board which achieves low manufacturing costs and excellent connection reliability.SOLUTION: In a capacitor module built-in wiring board 10, multiple terminal pads 44 for surface-mounting a semiconductor chip 21 are provided on a substrate main surface 51 and pads for a BGA 48 are provided an a substrate rear surface 52. A capacitor module 101 is composed of a glass substrate 102 and multiple chip capacitors 103 mounted on a second surface 106 of the glass substrate 102. The capacitor module 101 is incorporated immediately below a semiconductor chip mounting region 23 set on the substrate main surface 51 with the first surface 105 side where the chip capacitors 103 are not mounted facing the substrate main surface 51 side.
摘要翻译：要解决的问题：提供一种实现低制造成本和优异的连接可靠性的电容器模块内置线路板。解决方案：在电容器模块内置接线板10中，在基板主表面51上设置用于表面安装半导体芯片21的多个端子焊盘44，并且用于BGA 48的焊盘设置有基板后表面52 电容器模块101由玻璃基板102和安装在玻璃基板102的第二表面106上的多个芯片电容器103组成。电容器模块101紧贴在设置在基板主表面51上的半导体芯片安装区域23的下方其中片状电容器103未安装的第一表面105侧面向衬底主表面51侧。版权所有（C）2013，JPO＆INPIT

9. 发明专利

JP2009218538A Method of manufacturing laminated ceramic element 审中-公开
标题翻译：制造层压陶瓷元件的方法
公开(公告)号：JP2009218538A
公开(公告)日：2009-09-24
申请号：JP2008065433
申请日：2008-03-14
申请人： Ngk Spark Plug Co Ltd , 日本特殊陶業株式会社
发明人： SAKAI TSUTOMU , IWASAKI MASATAKA , ITO JUNICHI
IPC分类号： H01L41/083 , H01L41/187 , H01L41/22 , H01L41/39 , H01L41/43
摘要： PROBLEM TO BE SOLVED: To provide a method of manufacturing a laminated ceramic element, which is capable of suppressing reduction of Pb by removing remaining carbon which is produced from a binder component included in a piezoelectric ceramic layer during calcination, to the outside of a system. SOLUTION: In the method of manufacturing the laminated ceramic element obtained by alternately laminating a PZT-based piezoelectric ceramic layer and a Cu-based electrode layer, an element precursor 10x having an uncalcinated PZT-based piezoelectric ceramic layer 2x and an uncalcinated Cu-based electrode layer laminated is installed on a line L connecting a gas introduction path 31 and a gas discharge path 33 in a baking furnace 30 which has the gas introduction path and the gas discharge path and contains Pb vapor, and a gas flow generated when discharging atmospheric gas introduced from the gas introduction path through the gas discharge path is brought into contact with the element precursor 10x to perform calcination. COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：解决的问题：提供一种层叠陶瓷元件的制造方法，其能够通过将由煅烧时所含的压电陶瓷层中所含的粘结剂成分除去的剩余碳除去到外部来抑制Pb的还原的系统。解决方案：在通过交替层叠PZT基压电陶瓷层和Cu基电极层而获得的层压陶瓷元件的制造方法中，具有未煅烧的PZT基压电陶瓷层2x和未煅烧的元素前体10x 层叠有Cu的电极层被安装在连接气体导入路径31和气体排出路径33的线路L上，该烧结炉30具有气体导入路径和气体排出路径并含有Pb蒸气，并且产生气流当从气体导入路径通过气体排出路径导入的大气气体与元素前体10x接触以进行煅烧时。版权所有（C）2009，JPO＆INPIT

10. 发明专利

JP2015002263A 配線基板、多層配線基板の製造方法有权
标题翻译：多层布线基板的接线基板和制造方法
公开(公告)号：JP2015002263A
公开(公告)日：2015-01-05
申请号：JP2013126027
申请日：2013-06-14
申请人：日本特殊陶業株式会社 , Ngk Spark Plug Co Ltd
发明人： IWASAKI MASATAKA , MATSUURA HIROYUKI , YAMAMOTO HIROSHI
IPC分类号： H05K3/46 , H05K3/00
摘要：【課題】不具合を確実に検出することにより、信頼性の向上を図ることが可能な配線基板を提供すること。【解決手段】本発明の配線基板は、基板本体11、ビア導体及びランド21を備える。基板本体11は、基板主面12及び基板裏面を有し、基板主面12及び基板裏面にて開口する貫通孔15を有し、絶縁性を有する無機材料を含む。ビア導体は貫通孔15内に形成され、ランド21は、ビア導体における基板主面12側端部及び基板裏面側端部に接続される。基板主面12及び基板裏面の少なくとも一方の上には、基板面方向に沿って延びる延設配線81が形成される。延設配線81の少なくとも一部は、隣接するランド21間に配置される。【選択図】図2
摘要翻译：要解决的问题：提供一种可靠地检测故障从而提高可靠性的布线基板。本发明的布线基板包括：基板主体11; 通孔导体; 基板主体11包括：基板主表面12; 衬底后表面; 以及在基板主表面12和基板后表面上开口并包含绝缘无机材料的通孔15。通孔导体形成在通孔15中。焊盘21与通孔导体的基板主表面12侧端部和基板后表面侧端部连接。沿基板表面方向延伸的延伸布线81形成在基板主表面12和基板后表面中的至少一个上。延伸布线81的至少一部分设置在相邻的平台21之间。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式