会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 1. 发明专利
    • 電源制御装置
    • 电源控制装置
    • JP2016194878A
    • 2016-11-17
    • JP2015075489
    • 2015-04-01
    • 富士電機株式会社
    • 河原 規明植田 基之
    • H02J1/00G06F1/26
    • 【課題】主電源から供給された主電源電圧から負荷機器に供給する負荷電源電圧を生成する電源装置に設けられて前記主電源の電源投入時における突入電流を軽減する。 【解決手段】 主電源から供給される主電源電圧により充電されて電力を蓄積する複数の電力蓄積装置(例えばコンデンサ)と、前記主電源からの前記主電源電圧の供給開始時に時間差を持たせて前記各電力蓄積装置に順に前記主電源電圧を供給して前記各電力蓄積装置を充電する制御回路とを備える。 【選択図】 図1
    • 要解决的问题:提供一种电源控制装置,其设置在电源装置中,从从主电源供给的主电源电压产生要提供给负载设备的负载电源电压,并且减小冲击电流 在主电源开启时,电源控制装置包括:多个蓄电装置(例如电容器),其被充有从主电源供应的主电源电压,并存储 功率; 以及控制电路,其从主电源的主电源电压的开始开始到各个蓄电装置之间的时间间隔,将主电源电压依次提供给各个蓄电装置。图示:图 1
    • 8. 发明专利
    • プログラマブルコントローラおよび電源切断対処方法
    • 可编程控制器和用于电源断开的方法
    • JP2016105316A
    • 2016-06-09
    • JP2016023569
    • 2016-02-10
    • 富士電機株式会社
    • 植田 基之長谷川 正
    • G05B23/02G05B19/048G06F12/16G06F15/78G06F1/26G06F1/28G05B9/02
    • Y02B60/1207Y02B60/1225
    • 【課題】バックアップ処理の手順を工夫し、コンデンサの容量の不要な増大化を回避する。 【解決手段】プログラマブルコントローラは、プロセッサと、電源からプロセッサまでの電力供給ラインに、逆流防止用ダイオードおよびスイッチを介して接続された、電力を蓄積するコンデンサと、電源電圧が、予め定められた第1閾値V 1 未満となったこと、および、第1閾値より小さい第2閾値V 2 未満になったことを検出する電力検出部と、を備え、電源電圧が第1閾値未満となると、プロセッサの動作モードを、通常より消費電力の少ない省電力モードに移行させ、スイッチは、電源電圧が第2閾値以上である間、コンデンサとプロセッサとを非接続に維持し、電源電圧が第2閾値未満となると、コンデンサとプロセッサとを接続する。 【選択図】図3
    • 要解决的问题:设计备份处理程序,避免不必要的电容容量增加。解决方案:可编程控制器包括:处理器; 电容器蓄积电力,其经由防回流二极管和开关连接到从电源到处理器的电源线; 以及功率检测单元,其检测到电源电压已经低于预定的第一阈值V且比第一阈值低的第二阈值Vsmaller。 当电源电压低于第一阈值时,控制器将处理器的操作模式转换为比正常情况下功耗更小的功率节省模式。 当电源电压等于或大于第二阈值时,开关保持电容器和处理器不连接,并且当电源电压变得低于第二阈值时,连接电容器和处理器。选择图:图3
    • 9. 发明专利
    • 組込システム
    • 嵌入式系统
    • JP2015097072A
    • 2015-05-21
    • JP2014116492
    • 2014-06-05
    • 富士電機株式会社
    • 植田 基之
    • G06F21/62G06F12/02G09C1/00G06F21/75
    • 【課題】 組込システムにおいて記憶素子の記憶内容の解析を困難にする技術的手段を提供する。 【解決手段】 組込システムは、プログラムを記憶する記憶素子2と、アドレスバス3Aおよびデータバス4Aを介して記憶素子2にアクセスし、記憶素子2に記憶されたプログラムに従って動作するマイコン1とを具備する。アドレスバス3Aおよびデータバス4Aはアドレスおよびデータのビットの並び替えを行う。 【選択図】図1
    • 要解决的问题:提供难以分析嵌入式系统中的存储元件的存储器内容的技术手段。解决方案:嵌入式系统包括存储程序的存储器元件2和访问存储元件2的微计算机1 通过地址总线3A和数据总线4A,并且其根据存储在存储元件2中的程序进行操作。地址总线3A和数据总线4A重新排列地址和数据的位。