专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6222771B2 炭化珪素半導体装置の製造方法有权
公开(公告)号：JP6222771B2
公开(公告)日：2017-11-01
申请号：JP2013242367
申请日：2013-11-22
申请人：国立研究開発法人産業技術総合研究所 , 富士電機株式会社
发明人：大瀬直之 , 今井文一 , 中嶋経宏 , 福田憲司 , 原田信介 , 岡本光央
IPC分类号： H01L29/872 , H01L29/47 , H01L21/329 , H01L21/265 , H01L21/28
CPC分类号： H01L29/8725 , H01L21/046 , H01L21/0495 , H01L29/0619 , H01L29/1608 , H01L29/47 , H01L29/6606 , H01L29/66143 , H01L29/872 , H01L29/167

2. 发明专利

JP2016086131A 炭化珪素半導体装置の製造方法审中-公开
标题翻译：硅碳化硅半导体器件制造方法
公开(公告)号：JP2016086131A
公开(公告)日：2016-05-19
申请号：JP2014219637
申请日：2014-10-28
申请人：国立研究開発法人産業技術総合研究所 , 富士電機株式会社
发明人：大瀬直之 , 今井文一 , 中嶋経宏 , 福田憲司 , 原田信介 , 岡本光央
IPC分类号： H01L21/28 , H01L21/265
摘要：【課題】基板表面の面荒れやステップバンチング、裏面電極の剥離を抑制することができ、かつ活性化率の高い不純物領域を備えた炭化珪素半導体装置の製造方法を提供すること。【解決手段】炭化珪素基板とのオーミックコンタクトをなす裏面電極を備えた炭化珪素半導体装置を製造するにあたって、まず、炭化珪素からなるエピタキシャルウェハ10に不純物をイオン注入した後、スパッタリング法により、エピタキシャルウェハ10のおもて面および裏面にそれぞれSP 2 結合が支配的なカーボン保護膜13−1,13−2を形成する。次に、高温熱処理により、カーボン保護膜13−1,13−2によって両面を保護した状態のエピタキシャルウェハ10を加熱し、エピタキシャルウェハ10に注入した不純物を活性化させる。その後、カーボン保護膜13−1,13−2を除去し、エピタキシャルウェハ10の裏面にニッケルシリサイド層および裏面電極積層体を順に形成する。【選択図】図3
摘要翻译：要解决的问题：提供一种能够抑制基板表面的表面粗糙度和步骤聚束以及背面电极分离并且包括具有高活化率的杂质区域的碳化硅半导体器件制造方法。解决方案：制造包括与碳化硅衬底形成欧姆接触的背电极的碳化硅半导体器件的方法包括以下步骤：将杂质离子注入由碳化硅构成的外延晶片10; 随后通过溅射法分别在外延晶片10的表面和背面上形成SPbond主导的碳保护膜13-1,13-2; 随后，通过高温热处理在两个表面被碳保护膜13-1,13-2保护的状态下加热外延晶片10，以激活注入到外延晶片10中的杂质; 随后除去碳保护膜13-1,13-2; 并且在外延晶片10的背面依次形成硅化镍层和背面电极层叠体。图示：图3

3. 发明专利

JP2015103631A 炭化珪素半導体装置および炭化珪素半導体装置の製造方法有权
标题翻译：硅碳化硅半导体器件和硅碳化硅半导体器件制造方法
公开(公告)号：JP2015103631A
公开(公告)日：2015-06-04
申请号：JP2013242367
申请日：2013-11-22
申请人：国立研究開発法人産業技術総合研究所 , 富士電機株式会社
发明人：大瀬直之 , 今井文一 , 中嶋経宏 , 福田憲司 , 原田信介 , 岡本光央
IPC分类号： H01L21/329 , H01L29/47 , H01L29/872 , H01L21/265 , H01L21/28
CPC分类号： H01L29/8725 , H01L21/046 , H01L21/0495 , H01L29/1608 , H01L29/167 , H01L29/47 , H01L29/6606 , H01L29/66143 , H01L29/872
摘要：【課題】裏面電極が剥離することを抑制することができるとともに、良好な特性を有する裏面電極を形成することができる炭化珪素半導体装置および炭化珪素半導体装置の製造方法を提供すること。【解決手段】n型SiC基板1の裏面にオーミック電極8を形成するにあたって、イオン注入により、n型エピタキシャル基板の裏面の表面層にn + 型半導体領域7を形成する。このイオン注入では、n + 型半導体領域7の不純物濃度が1×10 19 /cm 3 以上8×10 20 /cm 3 以下、好ましくは4×10 20 /cm 3 以下となり、かつn + 型半導体領域7の厚さが200nm以下程度となるように、30keV以上150keV以下の範囲の加速エネルギーでn型不純物を注入する。その後、n + 型半導体領域7の表面にニッケル層およびチタン層を順に形成し、熱処理によりニッケル層をシリサイド化してニッケルシリサイドからなるオーミック電極8を形成する。【選択図】図1
摘要翻译：要解决的问题：提供一种碳化硅半导体器件和碳化硅半导体器件制造方法，其可以抑制背面电极的剥离并形成具有良好特性的背面电极。解决方案：一种碳化硅半导体器件制造方法包括步骤在n型SiC衬底1的背面上形成欧姆电极8.在形成欧姆电极的步骤中，n型半导体区7通过离子形成在n型外延衬底的背面的表面层上植入。在离子注入中，n型杂质以不小于30keV且不大于150keV的范围内的加速能量注入，使得n型半导体区域7的杂质浓度变为不小于1×10 / cm且不大于8×10 / cm，优选不大于4×10 / cm，并且n型半导体区域7的厚度变为约200nm以下。碳化硅半导体器件的制造方法还包括以下步骤：在n型半导体区域7的表面上随后并顺序地形成镍层和钛层; 并通过热处理将镍层硅化，以形成由硅化镍制成的欧姆电极8。

4. 发明专利

JP6648574B2 炭化珪素半導体装置の製造方法有权
公开(公告)号：JP6648574B2
公开(公告)日：2020-02-14
申请号：JP2016053116
申请日：2016-03-16
申请人：富士電機株式会社
发明人：仲俣伸一 , 中嶋経宏 , 今井文一
IPC分类号： H01L29/47 , H01L29/872 , H01L21/329 , H01L29/06 , H01L21/28

5. 发明专利

JP2015103630A 炭化珪素半導体装置の製造方法有权
标题翻译：硅碳化硅半导体器件制造方法
公开(公告)号：JP2015103630A
公开(公告)日：2015-06-04
申请号：JP2013242366
申请日：2013-11-22
申请人：富士電機株式会社
发明人：今井文一 , 俵妙 , 中嶋経宏
IPC分类号： H01L21/336 , H01L29/78 , H01L29/12 , H01L29/861 , H01L29/868 , H01L21/28
摘要：【課題】裏面電極が剥離することを抑制することができる炭化珪素半導体装置の製造方法を提供すること。【解決手段】n型SiC基板1の裏面に裏面電極8を形成するにあたって、まず、n型SiC基板1の裏面にニッケル膜およびチタン層を順に形成する。次に、熱処理によりニッケル膜とn型SiC基板1とを反応させてニッケル膜をシリサイド化し、ニッケルシリサイド層13を形成する。研磨によりニッケルシリサイド層13の厚さを、少なくとも、成膜時のニッケル層およびチタン層の総厚さ分薄くすることにより、ニッケルシリサイド層13の表面層ごとニッケルシリサイド層13中の炭素析出層を除去する。このとき、ニッケルシリサイド層13中の炭素析出層を完全に除去するとともに、ニッケルシリサイド層13の、炭素析出層よりもn型SiC基板1側の部分を残す。次に、n型SiC基板1の裏面に残るニッケルシリサイド層上に裏面電極8を形成する。【選択図】図5
摘要翻译：要解决的问题：提供一种能够抑制背面电极剥离的碳化硅半导体器件。解决方案：一种碳化硅半导体器件制造方法包括在n型SiC衬底的背面上形成背面电极8的步骤其包括以下步骤：在n型SiC衬底1的背面依次形成镍膜和钛层; 随后通过热处理使镍膜与n型SiC衬底1反应来形成镍硅化物层13来使镍膜硅化，并且通过在沉积时通过研磨镍层和钛层的总厚度来减小硅化镍层13的厚度，以将镍硅化物层13中的碳沉积层与硅化镍的表面层一起去除此时，需要完全除去硅化镍层13中的碳沉积层，并且需要比碳沉积层更靠近n型SiC衬底1的硅化镍层13的一部分为剩下。在n型SiC衬底的后表面上形成背面电极的步骤还包括随后在n型SiC衬底1的背面上留下的硅化镍层上形成背面电极8的步骤。

6. 发明专利

JP2017168675A 半導体装置およびその製造方法审中-公开
公开(公告)号：JP2017168675A
公开(公告)日：2017-09-21
申请号：JP2016053119
申请日：2016-03-16
申请人：富士電機株式会社
发明人：片野智紀 , 今井文一
IPC分类号： H01L21/304 , H01L21/268
摘要：【課題】半導体基板の薄化や半導体装置の製造に伴う半導体基板の反りを容易に制御することができること。【解決手段】半導体基板11の表面を研削または研磨して除去する工程と、除去を行った後の半導体基板11の裏面の加工表面に残留する加工歪層13の加工歪を解放させる工程と、を含む。記加工歪を解放する工程では、半導体基板11の表面側と裏面側に生じる反り量に対応して、半導体基板11の加工歪層13を部分的に解放させる。例えば、工歪を解放する工程は、半導体基板11の表面側と裏面側に生じる反り量に対応して、加工歪層13の一部の面域132に対し、レーザ光を照射して加工歪を解放させる。【選択図】図4

7. 发明专利

JP6160708B2 炭化珪素半導体装置有权
公开(公告)号：JP6160708B2
公开(公告)日：2017-07-12
申请号：JP2015549075
申请日：2014-11-07
申请人：富士電機株式会社
发明人：今井文一 , 中嶋経宏
IPC分类号： H01L29/41 , H01L21/28
CPC分类号： H01L29/45 , C23C14/185 , H01L21/0485 , H01L29/1608

8. 发明专利

JP6060476B2 電極形成方法有权
标题翻译：电极的形成方法
公开(公告)号：JP6060476B2
公开(公告)日：2017-01-18
申请号：JP2011084493
申请日：2011-04-06
申请人：富士電機株式会社
发明人：木下明将 , 辻崇 , 今井文一
IPC分类号： H01L21/28
CPC分类号： H01L21/0485 , H01L29/1608 , H01L29/45 , H01L29/47 , H01L29/6606 , H01L29/872

9. 发明专利

JP2016213414A 半導体装置および半導体装置の製造方法审中-公开
标题翻译：制造半导体器件的方法和半导体器件
公开(公告)号：JP2016213414A
公开(公告)日：2016-12-15
申请号：JP2015098341
申请日：2015-05-13
申请人：富士電機株式会社
发明人：呂民雅 , 小松卓也 , 今井文一 , 藤本卓巳
IPC分类号： H01L21/28 , H01L29/417 , H01L29/12 , H01L21/336 , H01L29/78
摘要：【課題】ゲート電圧印加後のしきい値電圧変動を低減することができる半導体装置および半導体装置の製造方法を提供すること。【解決手段】SiC基板1上にSiO 2 膜を形成した半導体装置において、アルミニウムからなるソース配線電極(Al膜12)とゲート酸化膜8との間にチタン膜15、または窒化チタン膜、またはチタン膜15と窒化チタン膜とチタン膜、のいずれかを設け、チタン膜15または窒化チタン膜の結晶粒径が50nm未満の柱状多結晶からなる構造とする。【選択図】図1
摘要翻译：本发明提供一种半导体器件及其制造能够被施加的栅极电压降低后的阈值电压变化的半导体器件的方法。所述的半导体器件，其中所述碳化硅衬底1上的SiO 2膜，钛层15和氮化钛层，由铝制成的源极布线电极（Al膜12）和栅极氧化膜8或钛膜之间， 15，氮化钛膜和钛膜，提供的所述一个中，其中，所述钛层15和氮化钛膜的结晶粒径是由柱状多晶硅小于50nm的结构。点域1

10. 发明专利

JP6390745B2 炭化珪素半導体装置の製造方法有权
公开(公告)号：JP6390745B2
公开(公告)日：2018-09-19
申请号：JP2017077595
申请日：2017-04-10
申请人：富士電機株式会社
发明人：今井文一 , 中嶋経宏
IPC分类号： H01L21/28
CPC分类号： H01L29/45 , C23C14/185 , H01L21/0485 , H01L29/1608

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式