专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2012142497A Semiconductor device manufacturing method 审中-公开
标题翻译：半导体器件制造方法
公开(公告)号：JP2012142497A
公开(公告)日：2012-07-26
申请号：JP2011000746
申请日：2011-01-05
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： MIHO SATOSHI , MAKI SUGURU
IPC分类号： H01L27/04 , H01L21/822
摘要： PROBLEM TO BE SOLVED: To obtain a semiconductor device manufacturing method which can approximate a total value of electrostatic capacitance of a laminated MIM capacitor to intended electrostatic capacitance.SOLUTION: An underlaying metal film 2, a lower layer insulation film 4 and an intermediate metal film 5 are sequentially laminated on a semiconductor substrate 1. A thickness of the lower layer insulation film 4 is measured. After measuring the thickness of the lower layer insulation film 4, an upper layer insulation film 7 and an overlaying metal film 8 are sequentially laminated on the intermediate metal film 5. A first MIM capacitor includes the underlaying metal film 2, the lower layer insulation film 4 and the intermediate metal film 5. A second MIM capacitor includes the intermediate metal film 5, the upper layer insulation film 7 and the overlaying metal film 8. A design condition of at least one of the upper layer insulation film 7 and the overlaying metal film 8 is adjusted based on the measured thickness of the lower layer insulation film 4 such that a total value of electrostatic capacitance of the first MIM capacitor and electrostatic capacitance of the second MIM capacitor approximates intended electrostatic capacitance.
摘要翻译：要解决的问题：为了获得可以将层叠的MIM电容器的静电电容的总值近似为预期静电电容的半导体器件制造方法。解决方案：在半导体衬底1上依次层叠底层金属膜2，下层绝缘膜4和中间金属膜5。测量下层绝缘膜4的厚度。在测量下层绝缘膜4的厚度后，在中间金属膜5上依次层叠上层绝缘膜7和覆盖金属膜8.第一MIM电容器包括底层金属膜2，下层绝缘膜 4和中间金属膜5.第二MIM电容器包括中间金属膜5，上层绝缘膜7和覆盖金属膜8.上层绝缘膜7和覆盖金属中的至少一个的设计条件基于测得的下层绝缘膜4的厚度调节膜8，使得第一MIM电容器的静电电容的总值和第二MIM电容器的静电电容的总和接近于预期的静电电容。版权所有（C）2012，JPO＆INPIT

2. 发明专利

JP2015046501A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2015046501A
公开(公告)日：2015-03-12
申请号：JP2013176962
申请日：2013-08-28
申请人：三菱電機株式会社 , Mitsubishi Electric Corp
发明人： MAEDA KENICHI , MAKI SUGURU , YOSHIDA NAOTO
IPC分类号： H01L25/065 , H01L23/36 , H01L25/07 , H01L25/18
CPC分类号： H01L2224/16225 , H01L2224/48137 , H01L2224/49171 , H01L2924/19105
摘要：【課題】放熱設計が容易となるように改善された半導体装置を提供する。【解決手段】半導体装置10は、第1半導体チップ20およびこれに重ねて実装された第2半導体チップ30とからなるいわゆるマルチチップ構造を備えている。第2半導体チップ30は、第1半導体チップ20よりも平面方向の大きさが小さく、第1半導体チップ20に複数のフリップチップバンプ32を介してフリップチップ実装されている。第1半導体チップ20には、第1回路70が形成されている。第2半導体チップ30には、第2回路80が形成されている。第2回路80は、第1回路70よりも発熱量が多く、第1回路70よりも高い放熱性が要求される回路である。第1回路70と第2回路80は、フリップチップバンプ32を介して電気的に接続されている。【選択図】図1
摘要翻译：要解决的问题：提供提供散热设计容易性的半导体器件。解决方案：半导体器件10具有包括第一半导体芯片20和第二半导体芯片30的所谓的多芯片结构，其中以重叠的方式安装在第一半导体芯片20上。第二半导体芯片30在平面方向上的尺寸小于第一半导体芯片20的尺寸，并且经由多个倒装芯片凸块32被倒装安装在第一半导体芯片20上。在第一半导体芯片如图20所示，形成第一电路70。在第二半导体芯片30中，形成第二电路80。第二电路80的发热量大于第一电路70的发热量，第二电路80是需要比第一电路70高的散热性能的电路。第一电路70和第二电路80 经由倒装芯片凸块32电连接。

3. 发明专利

JP2014096696A Cascode amplifier 审中-公开
标题翻译： CASCODE放大器
公开(公告)号：JP2014096696A
公开(公告)日：2014-05-22
申请号：JP2012247144
申请日：2012-11-09
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： MIYASHITA MIYO , YAMAMOTO KAZUYA , KITABAYASHI FUMIMASA , MAKI SUGURU , FUKUDA ERI , KATO KATSUYA
IPC分类号： H03F3/68 , H03F1/22 , H03F3/24
CPC分类号： H03F1/223
摘要： PROBLEM TO BE SOLVED: To provide a cascode amplifier that suppresses a reduction in output power due to a wiring resistance.SOLUTION: Transistors Tr1a-Tr1f are cascode-connected to transistors Tr2a-Tr2f, respectively. Wiring Wg1 is connected to gates of the transistors Tr1a-Tr1f in sequence. Wiring Wg2, Wg3 in parallel connection is connected to gates of the transistors Tr2a-Tr2f in sequence. A capacitor C1 is connected between one end of the wiring Wg2 and a ground point.
摘要翻译：要解决的问题：提供一种共源共栅放大器，其抑制由于布线电阻引起的输出功率的降低。解决方案：晶体管Tr1a-Tr1f分别与晶体管Tr2a-Tr2f连接。接线Wg1依次连接到晶体管Tr1a-Tr1f的栅极。并联连接Wg2，Wg3依次连接到晶体管Tr2a-Tr2f的栅极。电容器C1连接在布线Wg2的一端和接地点之间。

4. 发明专利

JP2012039283A Power amplifier 有权
标题翻译：功率放大器
公开(公告)号：JP2012039283A
公开(公告)日：2012-02-23
申请号：JP2010176230
申请日：2010-08-05
申请人： Mitsubishi Electric Corp , 三菱電機株式会社
发明人： MAKI SUGURU
IPC分类号： H03F1/32 , H03F3/24 , H04B1/04
CPC分类号： H03F3/19 , H03F1/3205 , H03F1/56 , H03F2200/378 , H03F2200/408
摘要： PROBLEM TO BE SOLVED: To provide a power amplifier that can improve distortion characteristics in a linear operation area.SOLUTION: The power amplifier comprises: amplifying transistors RFTr1 and RFTr2; a bias circuit 10 supplying a bias current to the amplifying transistors RFTr1 and RFTr2; and a collector voltage terminal Vc connected to collectors of the amplifying transistors RFTr1 and RFTr2. The bias circuit 10 includes: a transistor Tr1 that supplies a bias current to the amplifying transistors RFTr1 and RFTr2 according to a reference voltage; a variable capacitance 18 connected between a collector of the transistor Tr1 and a grounding point; and a logic circuit 20 that controls a capacitance value of the variable capacitance 18. The logic circuit 20 sets the capacitance value of the variable capacitance 18 larger when a collector voltage applied to the collector voltage terminal Vc is higher than a predetermined voltage compared to the one when the collector voltage is at the predetermined voltage or lower.
摘要翻译：要解决的问题：提供能够改善线性操作区域中的失真特性的功率放大器。解决方案：功率放大器包括：放大晶体管RFTr1和RFTr2; 向放大晶体管RFTr1和RFTr2提供偏置电流的偏置电路10; 以及与放大晶体管RFTr1和RFTr2的集电极连接的集电极电压端子Vc。偏置电路10包括：晶体管Tr1，其根据参考电压向放大晶体管RFTr1和RFTr2提供偏置电流; 连接在晶体管Tr1的集电极与接地点之间的可变电容18; 以及控制可变电容18的电容值的逻辑电路20.逻辑电路20将施加到集电极电压端子Vc的集电极电压比预定电压高的可变电容18的电容值设定为比当集电极电压处于预定电压或更低电压时。版权所有（C）2012，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式