专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP6629142B2 半導体装置およびその製造方法有权
公开(公告)号：JP6629142B2
公开(公告)日：2020-01-15
申请号：JP2016111505
申请日：2016-06-03
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L27/11568 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8234 , H01L27/088 , H01L27/11534

2. 发明专利

JP2018107176A 半導体装置の製造方法および半導体装置审中-公开
公开(公告)号：JP2018107176A
公开(公告)日：2018-07-05
申请号：JP2016249185
申请日：2016-12-22
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L29/788 , H01L29/792 , H01L27/115 , H01L21/336
CPC分类号： H01L27/1157 , H01L21/28282 , H01L21/3086 , H01L21/32134 , H01L27/11568 , H01L27/11573 , H01L29/42344 , H01L29/4933 , H01L29/7851 , H01L29/7855 , H01L29/792
摘要：【課題】半導体装置の製造歩留まりを向上させる。【解決手段】ダミー制御ゲート電極DGおよびメモリゲート電極MGを形成し、それらを覆うように層間絶縁膜IL1を形成してから、層間絶縁膜IL1を研磨してダミー制御ゲート電極DGおよびメモリゲート電極MGを露出させる。その後、ダミー制御ゲート電極DGをエッチングにより除去してから、ダミー制御ゲート電極DGが除去された領域である溝内に、制御ゲート電極を形成する。ダミー制御ゲート電極DGは、ノンドープまたはn型のシリコン膜からなり、メモリゲート電極MGは、p型のシリコン膜からなる。ダミー制御ゲート電極DGを除去する工程では、ダミー制御ゲート電極DGとメモリゲート電極MGとが露出された状態で、ダミー制御ゲート電極DGに比べてメモリゲート電極MGがエッチングされにくい条件でエッチングを行って、ダミー制御ゲート電極DGを除去する。【選択図】図26

3. 发明专利

JP2017120807A 半導体装置およびその製造方法审中-公开
公开(公告)号：JP2017120807A
公开(公告)日：2017-07-06
申请号：JP2015255923
申请日：2015-12-28
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L21/336 , H01L29/792 , H01L27/115 , H01L29/788
CPC分类号： H01L27/11568 , H01L21/28282 , H01L27/1157 , H01L27/11573 , H01L29/42344 , H01L29/42376 , H01L29/66795 , H01L29/66833 , H01L29/7853 , H01L29/7855 , H01L29/792 , H01L29/7923
摘要：【課題】半導体装置の性能を向上させる。【解決手段】フィンFAは、領域FA1と、領域FA1に対してX軸方向における正側に配置された領域FA2と、を含む。制御ゲート電極CGは、領域FA1の上面、領域FA1のY軸方向における正側の側面SS1、および、領域FA1のY軸方向における負側の側面SS2を覆い、メモリゲート電極MGは、領域FA2の上面、領域FA2のY軸方向における正側の側面SS3、および、領域FA2のY軸方向における負側の側面SS4を覆う。領域FA2の上面は、領域FA1の上面よりも低く、側面SS3は、Y軸方向において、側面SS1に対してY軸方向における負側に配置されている。【選択図】図8

4. 发明专利

JP2016165010A 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：JP2016165010A
公开(公告)日：2016-09-08
申请号：JP2016095536
申请日：2016-05-11
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L27/115 , H01L21/336 , H01L29/788 , H01L29/792 , H01L27/10 , H01L21/8247
摘要：【課題】スプリットゲート型のMONOSメモリを有する半導体装置の信頼性の向上を提供する。【解決手段】ポリシリコン膜P1と、ダミーゲート電極との間を埋め込むように、ONO膜およびポリシリコン膜P2を順に形成した後、ダミーゲート電極を除去する。その後、ポリシリコン膜P1、P2の上面を研磨することで、ポリシリコン膜P1からなるコントロールゲート電極の側壁に、ONO膜を介して、ポリシリコン膜P2からなるメモリゲート電極を形成する。これにより、側壁の垂直性が高く、膜厚が一様なメモリゲート電極を形成する。【選択図】図11
摘要翻译：要解决的问题：提高具有分闸门MONOS存储器的半导体器件的可靠性。解决方案：一种用于制造半导体器件的方法，包括以下步骤：依次形成ONO膜和多晶硅膜P2以填补间隙在多晶硅膜P1和虚拟栅电极之间; 去除虚拟栅电极; 以及抛光多晶硅膜P1和P2的顶面，以通过ONO膜在由多晶硅膜P1构成的控制栅电极的侧壁上形成由多晶硅膜P2组成的存储栅电极。结果，形成具有高侧壁侧壁和均匀膜厚度的存储栅电极。图示：图11

5. 发明专利

JP6594198B2 半導体装置およびその製造方法有权
公开(公告)号：JP6594198B2
公开(公告)日：2019-10-23
申请号：JP2015255923
申请日：2015-12-28
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L29/788 , H01L29/792 , H01L27/11521 , H01L21/336

6. 发明专利

JP6434841B2 半導体装置およびその製造方法审中-公开
公开(公告)号：JP6434841B2
公开(公告)日：2018-12-05
申请号：JP2015070152
申请日：2015-03-30
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L21/336 , H01L29/788 , H01L29/792 , H01L27/11531 , H01L27/11573 , H01L27/10
CPC分类号： H01L21/28282 , H01L27/1157 , H01L27/11573 , H01L29/42344

7. 发明专利

JP6275920B2 半導体装置およびその製造方法有权
公开(公告)号：JP6275920B2
公开(公告)日：2018-02-07
申请号：JP2017508910
申请日：2015-03-30
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L29/788 , H01L29/792 , H01L27/11568 , H01L21/336
CPC分类号： H01L29/42344 , H01L21/02233 , H01L21/28282 , H01L21/30604 , H01L21/3086 , H01L21/31111 , H01L21/3213 , H01L27/11568 , H01L27/1157 , H01L29/0684 , H01L29/4238 , H01L29/66833 , H01L29/792

8. 发明专利

JP2017168571A 半導体装置の製造方法および半導体装置审中-公开
公开(公告)号：JP2017168571A
公开(公告)日：2017-09-21
申请号：JP2016051102
申请日：2016-03-15
申请人：ルネサスエレクトロニクス株式会社
发明人：緒方完 , 三原竜善
IPC分类号： H01L27/10 , H01L29/788 , H01L21/336 , H01L29/792 , H01L27/115
CPC分类号： H01L21/28282 , H01L21/31051 , H01L21/31105 , H01L21/31144 , H01L27/1157 , H01L27/11573 , H01L29/42344 , H01L29/66545 , H01L29/66553 , H01L29/66833 , H01L29/792 , H01L29/4966 , H01L29/517 , H01L29/665
摘要：【課題】半導体装置の製造コストを低減させる。【解決手段】半導体基板SB上に、内部に電荷蓄積部を有する絶縁膜MZを介して不揮発性メモリのメモリセル用のメモリゲート電極MGを形成し、メモリゲート電極MGに絶縁膜を介して隣り合うようにダミー制御ゲート電極DCGを形成する。メモリゲート電極MGとダミー制御ゲート電極DCGとは、互いに異なる材料からなる。メモリゲート電極MGおよびダミー制御ゲート電極DCGを覆うように絶縁膜SZを形成してから、絶縁膜SZを研磨してメモリゲート電極MGおよびダミー制御ゲート電極DCGを露出させる。それから、ダミー制御ゲート電極DCGに比べてメモリゲート電極MGがエッチングされにくい条件でエッチングを行って、ダミー制御ゲート電極DCGを除去する。その後、ダミー制御ゲート電極DCGが除去された領域である溝内に、メモリセル用の制御ゲート電極を形成する。【選択図】図24

9. 发明专利

JP2017152505A 半導体装置およびその製造方法审中-公开
公开(公告)号：JP2017152505A
公开(公告)日：2017-08-31
申请号：JP2016032688
申请日：2016-02-24
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L29/788 , H01L21/336 , H01L29/792 , H01L21/76 , H01L27/115
CPC分类号： H01L29/792 , H01L21/28282 , H01L27/1157 , H01L27/11573 , H01L29/0653 , H01L29/66795 , H01L29/66833 , H01L29/7851
摘要：【課題】半導体装置の性能を向上させる。【解決手段】半導体装置は、主面1aを有する半導体基板1と、主面1a上に形成された素子分離膜STMと、素子分離膜STMから突出し、平面視にて第1方向に延在するフィンFAとを有する。さらに、ゲート絶縁膜GItを介して、フィンFAの表面に沿って第1方向と直交する第2方向に延在し、かつ、素子分離膜STMの主面STMcと重なる制御ゲート電極CGと、絶縁膜IF2を介して、フィンFAの表面に沿って第2方向に延在し、かつ、素子分離膜STMの主面STMmと重なるメモリゲート電極MGとを有し、主面1aを基準として、主面STMmは、主面STMcよりも低い。【選択図】図2

10. 发明专利

JP2021002611A 半導体装置およびその製造方法审中-公开
公开(公告)号：JP2021002611A
公开(公告)日：2021-01-07
申请号：JP2019116338
申请日：2019-06-24
申请人：ルネサスエレクトロニクス株式会社
发明人：三原竜善
IPC分类号： H01L29/788 , H01L29/792 , H01L27/1157 , H01L27/11573 , H01L27/11546 , H01L21/8238 , H01L27/092 , H01L21/336
摘要：【課題】FINFETにより構成されるメモリセルにおいて、エピタキシャル層とゲート電極との間の耐圧低下およびチャネル領域の応力増大を防ぎ、かつ、FINFETを低抵抗化することで、半導体装置の信頼性を向上させる。【解決手段】フィンFAの上部に形成されたスプリットゲート型のMONOSメモリのメモリセルMCにおいて、フィンFA上のエピタキシャル層EP内のドレイン領域と、フィンFA内のソース領域と、当該ソース領域が形成されたフィンFAの上面にシリサイド層S2とを形成する。【選択図】図3

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式