专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2008513928A Readout method for multi-level virtual ground memory 有权
公开(公告)号：JP2008513928A
公开(公告)日：2008-05-01
申请号：JP2007532684
申请日：2005-09-20
申请人：スパンジョン・リミテッド・ライアビリティ・カンパニーSpansion Llc
发明人：ガーション，オイゲン , バサル，ファティマ , ハミルトン，ダーリーン , バンバスカーク，マイケル・エイ , 正人堀池
IPC分类号： G11C16/02 , G11C16/04 , H01L21/8247 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： G11C11/5671 , G11C16/0475 , G11C16/34 , G11C16/3418 , G11C2211/5634
摘要： The present invention pertains to a technique for determining the level of a bit in a dual sided ONO flash memory cell where each of the bits of the dual sided ONO flash memory cell can be programmed to multiple levels. One or more aspects of the present invention take into consideration the affect that the level of charge on one bit can have on the other bit, otherwise known as complimentary bit disturb. A metric known as transconductance is utilized in making the bit level determination to provide a greater degree of resolution and accuracy. In this manner, determining the bit level in accordance with one or more aspects of the present invention mitigates false or erroneous reads.

2. 发明专利

JP2008503028A Erase algorithm for multi-level bit flash memory 有权
公开(公告)号：JP2008503028A
公开(公告)日：2008-01-31
申请号：JP2007527195
申请日：2005-02-11
申请人：スパンジョン・リミテッド・ライアビリティ・カンパニーSpansion Llc
发明人：シーア，エドワード , バサル，ファティマ , ハミルトン，ダーリーン , 正人堀池
IPC分类号： G11C16/02 , G11C11/56 , G11C16/34
CPC分类号： G11C16/3413 , G11C11/5635 , G11C16/3404 , G11C16/3409
摘要：３つ以上のデータ状態（１００、２００）を有するマルチレベルフラッシュメモリセル（ＭＬＢ）のセクタを消去して、単一のデータ状態（１０００）に至らせる方法（４００）が提供される。この発明は、双方向のセクタ消去アルゴリズム（４００）を用いて、２つ以上の消去フェーズにおいて、セクタの消去（４１０、４４０）、検証（４１６）、ソフトプログラミング（４２０、４５０）、プログラミング（４３０）を繰り返すことで、高密度なデータ状態分布（３００、１０００）を実現する。一例では、アルゴリズム（４００）は本質的に、第１のフェーズにおいて、双方向の消去パルス、ソフトプログラミングパルスおよびプログラミングパルスを用いて、セクタのすべてのＭＬＢセルを消去して、中間状態（４１０、６００）および対応する閾電圧値に至らせる。次に第２のフェーズ（４４０、４５０）では、このアルゴリズムはさらに、セルの所望の最終閾電圧値（１０００）に対応する最終データ状態が得られるまで、追加の双方向の消去パルス（４４０）およびソフトプログラミングパルス（４５０）を用いて、セクタのすべてのＭＬ１３セルを消去する。オプションで、後に続くプログラミング動作に備えるために、アルゴリズム（４００）は、セクタのメモリセルを高密度化された共通の消去状態（１０００）に連続的に至らせる同様の動作における１つまたは複数の追加のフェーズを含んでいてもよい。この方法の一局面では、これらのフェーズのために選択される実際の閾値および／またはデータ状態は、ユーザによって予め定められてメモリデバイスに入力されてもよい。

3. 发明专利

JP2008527611A Multi-level ono flash program algorithm for the threshold width adjustment 有权
公开(公告)号：JP2008527611A
公开(公告)日：2008-07-24
申请号：JP2007551277
申请日：2005-12-20
申请人：スパンジョン・リミテッド・ライアビリティ・カンパニーSpansion Llc
发明人：バサル，ファティマ , ハミルトン，ダーリーン , 正人堀池
IPC分类号： G11C16/02 , G11C16/04
CPC分类号： G11C16/16 , G11C11/5671
摘要：３つ以上の閾値電圧（３００）に対応する１ビットにつき３つ以上のデータレベルを有するマルチレベルフラッシュメモリセル（ＭＬＢ）のワード線をプログラミングする方法（４００）が提供される。本発明は、メモリセルのワード線のビットをラフプログラミング相（４３０）およびファインプログラミング相（４５０）を備える２つのプログラミング相でプログラミングする相互作用型プログラムアルゴリズム（４００）を利用して、非常にコンパクトなＶｔ分布を達成する。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式