专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2010128700A Substrate design program and substrate design device 有权
标题翻译：基板设计程序和基板设计设备
公开(公告)号：JP2010128700A
公开(公告)日：2010-06-10
申请号：JP2008301322
申请日：2008-11-26
申请人： System Design Laboratory , Ydc Corp , 株式会社システムデザイン研究所 , 株式会社ワイ・ディ・シー
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To reduce the labor of a user when designing the wiring pattern of a differential pair line. SOLUTION: This substrate design program to be used for performing the pattern design of a printed circuit board including the wiring pattern of a differential pair line by using board data as the design information of the printed circuit board is characterized in that a computer is made to achieve a pattern correcting function for changing the wiring pattern layer of the differential pair line in the printed circuit board to the other layer, or/and for correcting the size of a beta-pattern so that the differential impedance of the differential pair lane can be within a target range based on pattern data showing the result of the pattern design and the board data. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：为了在设计差分对线的布线图案时减少用户的劳动。解决方案：用于通过使用板数据作为印刷电路板的设计信息来执行包括差分对线的布线图案的印刷电路板的图案设计的该基板设计程序的特征在于，计算机是为了实现用于将印刷电路板中的差分对线的布线图案层改变到另一层的图案校正功能，或/或用于校正β图案的尺寸，使得差分对的差分阻抗通道可以基于显示图案设计和板数据的结果的图案数据在目标范围内。版权所有（C）2010，JPO＆INPIT

2. 发明专利

JP2009151362A Board design device 有权
标题翻译：板设计设备
公开(公告)号：JP2009151362A
公开(公告)日：2009-07-09
申请号：JP2007326214
申请日：2007-12-18
申请人： System Design Laboratory , Ydc Corp , 株式会社システムデザイン研究所 , 株式会社ワイ・ディ・シー
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To provide a board design device automatically arranging bypass capacitors capable of reducing electromagnetic noise.
SOLUTION: A CPU 21 of this board design device 1 is materialized with: a component extraction part 33 for extracting data related to an electronic component arranged on a printed board from board data; a pairing part 34 for pairing a ground pin and a power supply pin of the electronic component by use of the extracted data related to the electronic component; a position calculation part 35 for calculating a position for making a rat's nest extending to the ground pin and the power supply pin shortest between the paired ground pin and power supply pin; and a position determination part 36 for changing a position of the bypass capacitor according to a situation around the position, and determining a position wherein a current route between the ground pin and the power supply pin, and the bypass capacitor becomes shortest to a position to be arranged with the bypass capacitor.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种自动布置能够降低电磁噪声的旁路电容器的电路板设计装置。解决方案：该板设计装置1的CPU 21通过以下部件实现：部件提取部33，用于从板数据提取与布置在印刷板上的电子部件有关的数据; 配对部分34，用于通过使用与电子部件相关的提取数据来配对电子部件的接地引脚和电源引脚; 位置计算部35，用于计算用于使大鼠嵌套延伸到接地引脚的位置和电源引脚在成对的接地引脚和电源引脚之间最短; 以及位置确定部36，用于根据位置周围的情况改变旁路电容器的位置，并且确定接地引脚和电源引脚之间的电流路径以及旁路电容器的位置最短到位置配置旁路电容。版权所有（C）2009，JPO＆INPIT

3. 发明专利

JP2013127807A Board design program and board design device 有权
标题翻译：板设计程序和板设计设备
公开(公告)号：JP2013127807A
公开(公告)日：2013-06-27
申请号：JP2013019920
申请日：2013-02-04
申请人： Ydc Corp , 株式会社ワイ・ディ・シー , System Design Laboratory , 株式会社システムデザイン研究所
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To reduce a burden of a user when designing a wiring pattern of differential paired lines.SOLUTION: A board design program is used when a pattern design of a printed-circuit board including a wiring pattern of differential paired lines is performed using board data as design information of the printed-circuit board. The board design program causes a computer to execute a wiring rule creation function that automatically creates a wiring rule of the differential paired lines on the basis of a target range of differential impedances of the differential paired lines designated by a user, a wiring pattern layer, a minimal pattern interval, and the board data.
摘要翻译：要解决的问题：为了在设计差分成对线的布线图案时减轻用户的负担。解决方案：当使用板数据作为印刷电路板的设计信息来执行包括差分成对线的布线图案的印刷电路板的图案设计时的电路板设计程序。电路板设计程序使得计算机执行布线规则创建功能，其基于由用户指定的差分成对线的差分阻抗的目标范围，布线图案层，自动创建差分成对线的布线规则，最小模式间隔和板数据。版权所有（C）2013，JPO＆INPIT

4. 发明专利

JP2010249772A Defect analyzer, defect analysis program, and defect analysis method 审中-公开
标题翻译：缺陷分析仪，缺陷分析程序和缺陷分析方法
公开(公告)号：JP2010249772A
公开(公告)日：2010-11-04
申请号：JP2009101916
申请日：2009-04-20
申请人： Sharp Corp , Ydc Corp , シャープ株式会社 , 株式会社ワイ・ディ・シー
发明人： ASANO HAJIME , TOMI KENJIRO , ENDO HIDEAKI , NAITO TAKAO
IPC分类号： G01N21/956 , H01L21/02
摘要： PROBLEM TO BE SOLVED: To provide a defect analyzer capable of determining quickly and easily a manufacturing process where a defect occurs.
SOLUTION: The defect analyzer 10 includes: a display 12; a storage part 16 for storing each of defect images 12A, 12B, 12C, 12D, 12E correlatively with process information for specifying an inspection process in which the defect images are acquired; a reception means 151 for receiving a command for specifying a first defect image 12E from among the defect images; an extraction means 152 for extracting at least one second defect image 12B, 12C, 12D, 12E corresponding to the first defect image by referring to the storage part 16; and a display control means 153 for list-displaying each of the second defect images on a display 12 together with the corresponding process information.
COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：提供能够快速且容易地确定发生缺陷的制造过程的缺陷分析仪。解决方案：缺陷分析仪10包括：显示器12; 与用于指定其中获取缺陷图像的检查处理的处理信息相关联地存储缺陷图像12A，12B，12C，12D，12E中的每一个的存储部分16; 接收装置151，用于从缺陷图像中接收用于指定第一缺陷图像12E的命令; 提取装置152，用于通过参考存储部分16提取与第一缺陷图像相对应的至少一个第二缺陷图像12B，12C，12D，12E; 以及显示控制装置153，用于在显示器12上列出显示每个第二缺陷图像以及相应的处理信息。版权所有（C）2011，JPO＆INPIT

5. 发明专利

JP2001357227A VIRTUAL MALL SYSTEM 失效
公开(公告)号：JP2001357227A
公开(公告)日：2001-12-26
申请号：JP2000179733
申请日：2000-06-15
申请人： YOKOGAWA ELECTRIC CORP , YDC CORP
发明人： HASHIGUCHI MASAHIRO , FUEKI MANABU , ONIMURA KUNIHARU
IPC分类号： G06Q10/00 , G06Q30/06 , G06Q50/00 , G06F17/60
摘要： PROBLEM TO BE SOLVED: To provide a virtual mall system which makes it easy to recognize the actual states of stores and articles and securely obtain articles. SOLUTION: The virtual mall system which run a registered mall through Web pages by using a communication network such as the Internet is equipped with an area mall registering means which registers respective stores of a mall in a limited area and articles that the stores handle and an article distribution managing means which orders an article to the store handling the article, performs the reception management of its arrival, and manages whether or not the article is delivered to all purchase wishers.

6. 发明专利

JP2015012251A 情報管理システム审中-公开
标题翻译：信息管理系统
公开(公告)号：JP2015012251A
公开(公告)日：2015-01-19
申请号：JP2013138605
申请日：2013-07-02
申请人：学校法人福岡大学 , Fukuoka Univ , ケイレックス・テクノロジー株式会社 , Keirex Technology Inc , 株式会社ワイ・ディ・シー , Ydc Corp , 株式会社図研 , Zuken Inc , 富士機械製造株式会社 , Fuji Mach Mfg Co Ltd , 日置電機株式会社 , Hioki Ee Corp
发明人： TOMOKAGE HAJIME , KATO YOSHINAO , KAWASE EIJI , MATSUOKA HIROSHI , MATSUZAWA HIROHIKO , KUSUNOKI KAZUHIRO , YAMAZAKI HIROSHI
IPC分类号： H01L21/02 , G05B19/418 , G06Q50/04
CPC分类号： Y02P90/30
摘要：【課題】設計情報や製造情報に関連付けて製造プロセス情報を管理することで、製造装置の動作の効率化を図ることができる情報管理システムを提供する。【解決手段】設計情報を管理する設計情報管理装置2と、プロセス情報を管理するプロセス情報管理装置3と、製造を行う製造装置4とを備える情報管理システム1であって、前記設計情報管理装置2が、前記設計情報に基づいて生成され、前記製造装置4を動作させるための製造情報を当該製造装置4に送信する製造情報送信部34を備え、前記プロセス情報管理装置3が、前記設計情報に関連付けられ、製造プロセスに関するプロセス設計情報を記憶するプロセス設計情報記憶部44と、前記プロセス設計情報を前記製造装置4に送信するプロセス設計情報送信部45とを備え、前記製造装置4が、送信された前記製造情報及び前記プロセス設計情報を取得する情報取得部81と、取得した前記製造情報及び前記プロセス設計情報に基づいて、前記製造装置4の動作を制御する制御部82とを備える。【選択図】図1
摘要翻译：要解决的问题：提供一种能够通过与设计信息和制造信息相关联地管理制造过程信息来提高制造装置的操作效率的信息管理系统。解决方案：信息管理系统1包括：设计信息管理装置2，管理设计信息; 管理处理信息的处理信息管理装置3; 以及制造产品的制造装置4。设计信息管理装置2包括制造信息发送单元34，其传送基于设计信息生成的制造信息并将制造装置4操作到制造装置4.过程信息管理装置3包括处理设计信息存储单元44，其存储与设计信息和制造过程相关联的处理设计信息，以及将处理设计信息发送到制造装置4的处理设计信息发送单元45.制造装置4包括：信息获取单元81，传送的制造信息和处理设计信息;以及控制单元82，其基于所获取的制造信息和处理设计信息来控制制造装置4的操作。

7. 发明专利

JP2013093056A Board designing program and board designing device 有权
标题翻译：板设计程序和板设计设备
公开(公告)号：JP2013093056A
公开(公告)日：2013-05-16
申请号：JP2013019919
申请日：2013-02-04
申请人： Ydc Corp , 株式会社ワイ・ディ・シー , System Design Laboratory , 株式会社システムデザイン研究所
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To alleviate a load on a user when designing a wiring pattern of a differential pair wiring.SOLUTION: A board designing program is used when designing a pattern of a printed board including the pattern of the differential pair wiring by using board data which is design information of the printed board, and makes a computer implement an error checking function for checking error parts where a differential impedance in the wiring pattern of the differential pair wiring comes off a target range on the basis of pattern data showing a result of the pattern design and the board data.
摘要翻译：要解决的问题：为了在设计差分对布线的布线图形时减轻用户的负担。
解决方案：通过使用作为印刷电路板的设计信息的板数据来设计包括差分对布线的图案的印刷电路板的图案时，使用电路板设计程序，并使计算机实现错误检查功能基于表示图案设计和板数据的结果的图案数据，检查差分对布线的布线图案中的差分阻抗脱离目标范围的误差部分。版权所有（C）2013，JPO＆INPIT

8. 发明专利

JP2013041531A Display control apparatus, method and program thereof, and circuit data structure 有权
标题翻译：显示控制装置，其方法和程序，以及电路数据结构
公开(公告)号：JP2013041531A
公开(公告)日：2013-02-28
申请号：JP2011179526
申请日：2011-08-19
申请人： Fukuoka Univ , 学校法人福岡大学 , Keirex Technology Inc , ケイレックス・テクノロジー株式会社 , Fukuoka Pref Gov Sangyo Kagaku Gijutsu Shinko Zaidan , 財団法人福岡県産業・科学技術振興財団 , Ydc Corp , 株式会社ワイ・ディ・シー
发明人： TOMOKAGE HAJIME , KAWASE EIJI , HORIUCHI HITOSHI , MATSUOKA HIROSHI
IPC分类号： G06F17/50
摘要： PROBLEM TO BE SOLVED: To provide a display control apparatus and the like which associate a structure, a manufacture of a circuit and/or added configuration information related to verification with side face information of element graphics constituting the circuit, virtually store and refer the associated information, and thereby can efficiently design, manufacture and the like the circuit.SOLUTION: A display control apparatus includes: a circuit information storage section 21 for storing configuration information of elements constituting a three-dimensional circuit; an added configuration information storage section 22 for associating a structure, a manufacture of the elements in the three-dimensional circuit and/or added configuration information related to verification with side face information forming the side face of the elements out of the stored configuration information, and virtually storing the associated information; a display section 24 for displaying the three-dimensional circuit on the basis of the information stored in the circuit information storage section 21 and the added configuration information storage section 22; and a display control section 23 for displaying the side face of the elements on the display section 24, and displaying the added configuration information stored in the added configuration information storage section 22 in association with the display of the side face.
摘要翻译：要解决的问题：提供一种显示控制装置等，其将结构，电路的制造和/或与验证有关的附加配置信息与构成电路的元件图形的侧面信息相关联，虚拟地存储和参考相关信息，从而可以有效地设计，制造等电路。解决方案：显示控制装置包括：电路信息存储部分21，用于存储构成三维电路的元件的配置信息; 附加配置信息存储部分22，用于将结构，三维电路中的元素的制造和/或与验证相关的附加配置信息与形成存储的配置信息中的元素的侧面的侧面信息相关联，并虚拟存储相关信息; 显示部分24，用于根据存储在电路信息存储部分21和附加配置信息存储部分22中的信息显示三维电路; 以及显示控制部分23，用于在显示部分24上显示元素的侧面，并且与侧面的显示相关联地显示存储在添加的配置信息存储部分22中的添加的配置信息。版权所有（C）2013，JPO＆INPIT

9. 发明专利

JP2009151364A Board design device 审中-公开
标题翻译：板设计设备
公开(公告)号：JP2009151364A
公开(公告)日：2009-07-09
申请号：JP2007326216
申请日：2007-12-18
申请人： System Design Laboratory , Ydc Corp , 株式会社システムデザイン研究所 , 株式会社ワイ・ディ・シー
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To provide a board design device allowing even a user lacking knowledge related to a design of a shield face to easily design the shield face capable of reducing electromagnetic noise.
SOLUTION: A CPU 21 of this board design device 1 is materialized: a shield face stabilization part 31 for electrically stabilizing the shield face formed on a printed board so as to prevent electrical resonance of the shield face; a shield face generation part 32 for obtaining a clearance value optimum to form the shield face, and forming the shield face by use of the clearance value; and an impedance change point detection part 33 for detecting a change point wherein a change of impedance of wiring is caused by the shield face.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种板设计装置，即使是缺乏与屏蔽面设计有关的知识的用户，也能容易地设计出能够降低电磁噪声的屏蔽面。解决方案：该板设计装置1的CPU21实现：屏蔽面稳定部31，用于电动地稳定形成在印刷电路板上的屏蔽面，以防止屏蔽面的电共振; 用于获得最佳以形成屏蔽面的间隙值的屏蔽面生成部32，并且通过使用间隙值形成屏蔽面; 以及用于检测由屏蔽面引起布线阻抗的变化的变化点的阻抗变化点检测部33。版权所有（C）2009，JPO＆INPIT

10. 发明专利

JP2009151363A Board design device 审中-公开
标题翻译：板设计设备
公开(公告)号：JP2009151363A
公开(公告)日：2009-07-09
申请号：JP2007326215
申请日：2007-12-18
申请人： System Design Laboratory , Ydc Corp , 株式会社システムデザイン研究所 , 株式会社ワイ・ディ・シー
发明人： MATSUMOTO AKIHIKO , INOUE SATORU , KUBODERA TADASHI
IPC分类号： G06F17/50 , H05K3/00
摘要： PROBLEM TO BE SOLVED: To provide a board design device capable of designing and evaluating a current loop route without causing increase of electromagnetic noise to the utmost.
SOLUTION: A CPU 21 of this board design device 1 is materialized with: a current loop route extraction part 33 for extracting the current loop route formed on a printed board from board data D1; a radiation noise calculation part 34 for calculating the electromagnetic noise generated by the current loop route from an area of the current loop route extracted by the current loop route extraction part 33; and a current loop display part 37 for making a display device 13 display a result obtained in the radiation noise calculation part 34.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够设计和评估电流环路而不引起电磁噪声最大化的电路板设计装置。解决方案：该板设计装置1的CPU 21通过以下方式实现：电流环路路径提取部33，用于从板数据D1提取形成在印刷电路板上的电流环路径; 辐射噪声计算部分34，用于从当前环路路径提取部分33提取的当前环路线的区域计算由当前环路路由产生的电磁噪声; 以及用于使显示装置13显示在辐射噪声计算部分34中获得的结果的电流回路显示部分37.权利要求：（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式