专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2017079459A コヒーレント光受信装置有权
公开(公告)号：JP2017079459A
公开(公告)日：2017-04-27
申请号：JP2016073735
申请日：2016-03-31
申请人：日本電信電話株式会社 , Nippon Telegr & Teleph Corp , Nttエレクトロニクス株式会社 , Ntt Electornics Corp
发明人： HORIKOSHI KENGO , YOSHIDA MITSUTERU , OKAMOTO SEIJI , HOSOYA HIDEKAZU , YAMAZAKI ETSUSHI , ONUMA YASUHARU , TAKAKURA TOMOHIRO , MIURA NAOKI , YASUDA SADAYUKI
IPC分类号： H04B10/61
摘要：【課題】送信側の光変調器の特性や不完全性等の送信装置の特性に基づかず、受信側だけでコンスタレーション歪を補償すること。【解決手段】レーザ光を供給する局部発振レーザと、多値変調された光信号を受信して、レーザ光に基づいて、光信号を復調して電気のアナログ信号に変換するコヒーレント光受信フロントエンド部と、アナログ信号をデジタル信号に変換するアナログデジタル変換器と、光信号の波長や偏波による分散の影響を補償してキャリア位相を再生する補償部と、デジタル信号に含まれる、多値変調によるコンスタレーション歪を補償するコンスタレーション歪補償部と、コンスタレーション歪が補償されたデジタル信号の誤り訂正を行う誤り訂正復号部と、を備えることを特徴とするコヒーレント光受信装置。【選択図】図2

2. 发明专利

JP2015056671A 光伝送システムにおける局側装置及び光伝送システム有权
标题翻译：光传输系统和光传输系统中的站台设备
公开(公告)号：JP2015056671A
公开(公告)日：2015-03-23
申请号：JP2013187046
申请日：2013-09-10
申请人：日本電信電話株式会社 , Nippon Telegr & Teleph Corp , Nttエレクトロニクス株式会社 , Ntt Electornics Corp
发明人： KAWAMURA TOMOAKI , TANAKA NOBUYUKI , SHIGEMATSU SATOSHI , KAWAI KENJI , MIURA NAOKI , KARASAWA RYOSUKE , HOSOYA NOBUKO
IPC分类号： H04L12/44 , H04B10/272
摘要：【課題】PONシステム、特に10G−EPONシステムにおけるONU1台あたりのシステムコストをできるだけ小さくする。【解決手段】OLT1を、N個の光トランシーバ11(11−1〜11−N)と、1個のPON制御回路12と、1つの選択・分配回路13とで構成する。IEEE規格の規定によると、1個の光トランシーバに接続可能なONUの台数は最大で32台であるので、N個の光トランシーバ11と1個のPON制御回路12と1つの選択・分配回路13との構成により、OLT1にN?32台のONUを収容させることが可能となる。例えば、光トランシーバ11を4個使用すると、OLT1には4?32=128台のONUを収容させることが可能となる。これにより、ONU1台あたりのシステムコストが小さくなる。【選択図】図1
摘要翻译：要解决的问题：在PON系统，特别是10G-EPON系统中尽可能多地降低每个ONU的系统成本。解决方案：OLT 1由N个光收发器11（11-1至11-N）组成，一个 PON控制电路12和一个选择/分配电路13.由于根据IEEE标准，可以与一个光收发器连接的ONU的最大数量为32个，所以可以通过N个光收发器11的结构来容纳N×32个ONU ，一个PON控制电路12和一个选择/分配电路13.例如，当使用四个光收发器11时，4×32 = 128个ONU可以容纳在OLT 1中。因此，每个ONU的系统成本降低。

3. 发明专利

JP2015023446A 電界通信ゲートシステム审中-公开
标题翻译：电场通信门系统
公开(公告)号：JP2015023446A
公开(公告)日：2015-02-02
申请号：JP2013150558
申请日：2013-07-19
申请人： Nttエレクトロニクス株式会社 , Ntt Electornics Corp
发明人： TAZAWA SATOSHI , YABE SEIJI , SUZUKI MASARU
IPC分类号： H04B13/00
摘要：【課題】電界通信を用いた電界通信ゲートシステムにおいて、通信品質の劣化を防止するとともに、誤動作を防止する。【解決手段】電界通信ゲートシステムであって、ユーザU1が携帯する電界通信端末1と、電界通信装置2と、電界通信装置2に接続される信号電極3およびグランド電極4とを備え、信号電極3はゲート5の近傍の床に配置され、グランド電極4はゲート5に配置され、電界通信端末1を携帯したユーザU1が信号電極3に接触した場合、電界通信端末1と電界通信装置2との間で電界通信が行われ、電界通信端末1から送信される信号に基づいてゲート5を制御する。【選択図】図1
摘要翻译：要解决的问题：为了防止通信质量的恶化，并防止使用电场通信的电场通信门系统的故障。解决方案：电场通信门系统包括：由用户U1承载的电场通信终端1; 电场通信装置2; 以及分别连接到电场通信装置2的信号电极3和接地电极4.信号电极3设置在与门5相邻的地板上，而接地电极4设置在门5上。当用户携带电场通信终端1的U1接触信号电极3，在电场通信终端1和电场通信设备2之间进行电场通信，从而基于从电气通信终端1发送的信号来控制门5 现场通信终端1。

4. 发明专利

JP2014103639A Sampling rate conversion device 有权
标题翻译：采样速率转换装置
公开(公告)号：JP2014103639A
公开(公告)日：2014-06-05
申请号：JP2012256368
申请日：2012-11-22
申请人： Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： KOIKE YUICHIRO , YAMADA YASUHIRO
IPC分类号： H03H17/00 , H03H17/06
CPC分类号： H04N19/132 , H03H17/0621 , H03H17/0642 , H04N19/117 , H04N19/164 , H04N19/167 , H04N19/182 , H04N19/436
摘要： PROBLEM TO BE SOLVED: To provide a general purpose sampling rate conversion device that performs parallel conversion to a plurality of sampling rates in a small circuit scale and at a low cost.SOLUTION: Position coordinate difference calculation sections 5a-5c calculate position coordinate differences between position coordinates of a plurality of output digital signals and position coordinates of neighboring input digital signals. FIR coefficient memories 13a-13c save FIR coefficients of a FIR-LPF, and when the position coordinate differences are input, output FIR coefficients corresponding to position coordinate differences between the output digital signals and a fixed number of input digital signals present in neighborhoods of the position coordinates of the output digital signals. If the position coordinate differences corresponding to two or more different output digital signals, respectively, are calculated simultaneously, a control section 11 supplies the group of FIR coefficients and the group of input digital signals corresponding to the position coordinate differences, respectively, to a parallel FIR computing element 4 in a predetermined order. The parallel FIR computing element 4 performs a FIR-LPF interpolation operation using them to calculate the output digital signals.
摘要翻译：要解决的问题：提供一种通用采样率转换装置，其以小电路规模和低成本执行并行转换为多个采样率。解决方案：位置坐标差计算部分5a-5c计算位置坐标差计算部分多个输出数字信号的位置坐标和相邻输入数字信号的位置坐标。 FIR系数存储器13a-13c保存FIR-LPF的FIR系数，并且当输入位置坐标差时，输出对应于输出数字信号之间的位置坐标差的FIR系数和存在于输出数字信号的位置坐标。如果分别计算与两个或更多个不同的输出数字信号相对应的位置坐标差，则控制部分11将FIR系数组和对应于位置坐标差的输入数字信号组分别提供给并行 FIR计算元件4。并行FIR计算元件4使用它们执行FIR-LPF插值运算，以计算输出的数字信号。

5. 发明专利

JP2014096709A Clock reproduction device and method 有权
标题翻译：时钟生成装置和方法
公开(公告)号：JP2014096709A
公开(公告)日：2014-05-22
申请号：JP2012247340
申请日：2012-11-09
申请人： Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： ENDO YASUYUKI , IIZUKA KIMIAKI , KATO HISAO , MIURA KATSUKICHI
IPC分类号： H04L7/033
摘要： PROBLEM TO BE SOLVED: To reproduce a clock corresponding to a plurality of client signals, in the processing of a high speed transmission signal framed in multistep with a multi-tier frame by common PLL.SOLUTION: In a clock reproduction device for reproducing the clock of client data of data amount C transmitted in a format framed in multistep with a multi-tier frame in line data of data amount L, a phase difference signal corresponding to the phase difference of a frequency division clock of a clock obtained by multiplying the frequency of a client clock signal by L/C, and a frequency division clock of a signal obtained by multiplying the frequency of a line clock signal by L/C, is fed back to a circuit (20) generating the client clock signal.
摘要翻译：要解决的问题：为了再现与多个客户端信号相对应的时钟，在通过公共PLL利用多层帧进行多级成帧的高速传输信号的处理中。解决方案：在用于再现时钟的时钟再生装置数据量C的客户数据以与数据量L的行数据中的多层帧多帧成帧的数据量C的客户端数据相对应，相位差信号对应于通过将频率乘以时获得的时钟的分频时钟的相位差通过L / C将客户时钟信号和通过将线路时钟信号的频率乘以L / C获得的信号的分频时钟反馈到产生客户端时钟信号的电路（20）。

6. 发明专利

JP2014096706A Multistep mapping device and method 有权
标题翻译：多媒体映射设备和方法
公开(公告)号：JP2014096706A
公开(公告)日：2014-05-22
申请号：JP2012247333
申请日：2012-11-09
申请人： Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： ENDO YASUYUKI , KATO HISAO , IKEDA MASAYUKI , HARADA IKUO
IPC分类号： H04J3/00
摘要： PROBLEM TO BE SOLVED: To provide a mapping device in which the adjustment range of clock deviation of a client data signal is expanded.SOLUTION: A multistep mapping device (100) for mapping a client data signal to a line frame, being transmitted in a form of framed multistep by a muti-tier frame includes a circuit (120) for writing the client data signal in a mapping FIFO memory and storing temporarily, before being output according to a line clock while mapping to a lower layer frame, and a circuit (140) for multiplexing a plurality of lower layer frames and outputting according to a line clock while framing to an upper layer frame.
摘要翻译：要解决的问题：提供一种映射装置，其中客户端数据信号的时钟偏差的调节范围被扩展。解决方案：一种用于将客户端数据信号映射到线帧的多步骤映射设备（100）通过多层帧形成框架多步骤的方式包括：在映射FIFO存储器之间写入客户端数据信号并在映射到下层帧之前根据线时钟输出之前临时存储的电路（120），以及电路（140），用于多路复用多个下层帧，并根据线时钟输出，同时成帧到上层帧。

7. 发明专利

JP2014026105A Integrated optical module 有权
标题翻译：集成光模块
公开(公告)号：JP2014026105A
公开(公告)日：2014-02-06
申请号：JP2012166086
申请日：2012-07-26
申请人： Nippon Telegr & Teleph Corp , 日本電信電話株式会社 , Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： KASAHARA RYOICHI , ARATAKE ATSUSHI , OGAWA IKUO , NASU YUSUKE , SUZUKI YUICHI , SOMA SHUNICHI
IPC分类号： G02B6/42
CPC分类号： G02B6/122 , G02B6/30 , G02B6/4239 , G02B6/4244
摘要： PROBLEM TO BE SOLVED: To provide an integrated optical module capable of preventing displacement variation and detachment of a PLC chip due to humidity variation.SOLUTION: An integrated optical module includes a PLC chip, a base which is adhesively fixed on a portion of a bottom surface of the PLC chip by means of an adhesive applied on a top surface of the base, and a support member for supporting the base. The support member is provided with a groove, which is formed on a top surface thereof around the base, for collecting the adhesive that overflows from the top surface, which is a bonding surface, of the base.
摘要翻译：要解决的问题：提供一种能够防止由于湿度变化引起的PLC芯片的位移变化和分离的集成光学模块。解决方案：集成光学模块包括PLC芯片，基底，其粘合地固定在底部的一部分通过施加在基座的上表面上的粘合剂的PLC芯片的表面和用于支撑基座的支撑构件。支撑构件设置有围绕基部的顶表面上形成的凹槽，用于收集从底部的顶表面（即接合表面）溢出的粘合剂。

8. 发明专利

JP2014026104A Integrated optical module 有权
标题翻译：集成光模块
公开(公告)号：JP2014026104A
公开(公告)日：2014-02-06
申请号：JP2012166085
申请日：2012-07-26
申请人： Nippon Telegr & Teleph Corp , 日本電信電話株式会社 , Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： KASAHARA RYOICHI , ARATAKE ATSUSHI , OGAWA IKUO , NASU YUSUKE , SUZUKI YUICHI , SOMA SHUNICHI
IPC分类号： G02B6/122 , G02B6/42
CPC分类号： G02B6/12 , G02B6/30 , G02B6/42 , G02B6/4239 , G02B6/4266 , G02B2006/12083
摘要： PROBLEM TO BE SOLVED: To provide an integrated optical module capable of preventing displacement variation and detachment of a PLC chip due to humidity variation.SOLUTION: An integrated optical module includes a PLC chip 33, a base 42 which is adhesively fixed on a portion of a bottom surface of the PLC chip by means of an adhesive 38 applied on a bonding surface of the base, and a support member 41 which supports the base and is provided with a water repellent section 43 masked with a water repellent material on a top surface thereof. The water repellent section is provided only around the base with a predetermined width. The width of the water repellent section provided around the base shall be no less than 100 μm.
摘要翻译：要解决的问题：提供一种能够防止由于湿度变化引起的PLC芯片的位移变化和分离的集成光学模块。解决方案：集成光学模块包括PLC芯片33，基部42，其粘合地固定在 PLC芯片的底面借助施加在基座的接合面上的粘合剂38，以及支撑构件41，该支撑构件41支撑基部，并且在顶面上设置有用防水材料遮蔽的防水部43 它们。防水部仅以预定宽度设置在基部周围。设在基座周围的防水部分的宽度应不小于100μm。

9. 发明专利

JP2013168702A Image processing device 审中-公开
标题翻译：图像处理装置
公开(公告)号：JP2013168702A
公开(公告)日：2013-08-29
申请号：JP2012029101
申请日：2012-02-14
申请人： Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： OZAKI KATSUYUKI , YANO YUTAKA , ITO HISASHI
IPC分类号： H04N7/32
CPC分类号： H04N19/59 , H04N19/33
摘要： PROBLEM TO BE SOLVED: To obtain an image processing device capable of reducing an amount of codes output from an encoder without compromising image quality.SOLUTION: A first conversion section 3 converts an input image into a low resolution image having a lower resolution than that of the input image. A first re-conversion section 4 re-converts the low resolution image into an image having the same resolution as that of the input image, and creates a first re-conversion image. A difference section 5 creates a difference image that provides a difference between the input image and the first re-conversion image. First and second coding sections 6, 7 encode the low resolution image and the difference image so as to create first and second encoding data, respectively. First and second decoding sections 8, 9 decode the first and second encoding data, respectively. A second re-conversion section 10 re-converts the decoded low resolution image into an image having the same resolution as that of the input image, and creates a second re-conversion image. A combining section 11 combines the decoded difference image with the second re-conversion image.
摘要翻译：要解决的问题：获得能够减少从编码器输出的代码量而不影响图像质量的图像处理装置。解决方案：第一转换部分3将输入图像转换成具有比分辨率低的分辨率的低分辨率图像输入图像。第一再转换部分4将低分辨率图像重新转换成具有与输入图像相同的分辨率的图像，并且创建第一再转换图像。差异部分5创建提供输入图像和第一再转换图像之间的差异的差分图像。第一和第二编码部分6,7对低分辨率图像和差分图像进行编码，以分别产生第一和第二编码数据。第一和第二解码部分8,9分别解码第一和第二编码数据。第二再转换部分10将解码的低分辨率图像重新转换成具有与输入图像相同的分辨率的图像，并且创建第二再转换图像。合成部11将解码差分图像与第二再转换图像组合。

10. 发明专利

JP2013092960A Information processor and information processing method 审中-公开
标题翻译：信息处理器和信息处理方法
公开(公告)号：JP2013092960A
公开(公告)日：2013-05-16
申请号：JP2011235708
申请日：2011-10-27
申请人： Ntt Electornics Corp , Nttエレクトロニクス株式会社
发明人： HOSODA YASUHIRO , WATANABE NOBUHIKO
IPC分类号： G06F21/62 , G06F21/86 , G09C1/00 , H04L9/08
摘要： PROBLEM TO BE SOLVED: To use a cryptographic device to execute encryption and decryption without rewriting an application program.SOLUTION: A CPU 2 includes an OS 6 and an application program 7. An HDD 3 and an anti-tampering cryptographic device 4 are connected to the CPU 2 through an internal bus 4. The OS 6 includes: an HDD access routine 10 for executing read/write to the HDD 3; a preparation processing part 12 for putting the cryptographic device 4 into a preparation completion state; and an encryption/decryption processing part 13 for causing the cryptographic device 4 in the preparation completion state to execute encryption or decryption. When the application program 7 issues a writing instruction, the HDD access routine 10 sends plaintext data to the encryption/decryption processing part 13, the encryption/decryption processing part 13 causes the cryptographic device 4 to encrypt the plaintext data and obtains encrypted data, and the HDD access routine 10 writes the encrypted data into the HDD 3.
摘要翻译：要解决的问题：使用加密设备执行加密和解密而不重写应用程序。解决方案：CPU 2包括OS 6和应用程序7. HDD 3和防篡改密码装置4通过内部总线4连接到CPU 2.OS 6包括：HDD访问例程 10，用于执行对HDD 3的读/写; 准备处理部12，用于将密码装置4置于准备完成状态; 以及用于使处于准备完成状态的密码装置4执行加密或解密的加密/解密处理部分13。当应用程序7发出写入指令时，HDD访问例程10向加密/解密处理部分13发送明文数据，加密/解密处理部分13使密码装置4加密明文数据并获得加密数据， HDD访问例程10将加密数据写入HDD 3.版权所有：（C）2013，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式