专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

JP2020123985A 撮像素子および撮像装置审中-公开
公开(公告)号：JP2020123985A
公开(公告)日：2020-08-13
申请号：JP2020082220
申请日：2020-05-07
申请人：株式会社ニコン
发明人：栗山孝司
IPC分类号： H04N5/374 , H04N5/378 , H04N5/355
摘要：【課題】撮像ユニットのダイナミックレンジを拡大する。【解決手段】撮像チップにおいて、単位グループ131は、16画素から形成される。各画素に対応する16個のPD104は、各転送トランジスタ302に接続される。各転送トランジスタのゲートは、転送パルスを供給するTX配線307に接続される。TX配線307は、16個の転送トランジスタに対して共通接続される。各転送トランジスタのドレインは、対応する各リセットトランジスタ303のソースに接続され、転送トランジスタのドレインとリセットトランジスタのソース間のフローティングディフュージョンFDは、増幅トランジスタ304のゲートに接続される。リセットトランジスタのドレインは、電源電圧を供給するVdd配線310に接続され、そのゲートは、リセットパルスが供給されるリセット配線306に接続される。リセット配線は、16個のリセットトランジスタに対して共通接続される。【選択図】図3

82. 发明专利

JP2020123795A 固体撮像装置および電子機器审中-公开
公开(公告)号：JP2020123795A
公开(公告)日：2020-08-13
申请号：JP2019013775
申请日：2019-01-30
申请人：ソニーセミコンダクタソリューションズ株式会社
发明人：朝倉ルォンフォン
IPC分类号： H04N5/367 , H04N5/378 , H04N5/374 , H01L27/146 , H04N5/369
摘要：【課題】少ない冗長性で、配線不良を救済することができるようにする。【解決手段】固体撮像装置は、複数の画素が行列状に2次元配置された画素アレイ部と、画素からの画素信号を伝送するn本の信号線に対して、1本の冗長配線と、1本の信号線と冗長配線とを接続する1以上の冗長スイッチとを備える。本技術は、例えば、固体撮像装置等に適用できる。【選択図】図4

83. 发明专利

JP2020115657A 撮像装置审中-公开
公开(公告)号：JP2020115657A
公开(公告)日：2020-07-30
申请号：JP2020057149
申请日：2020-03-27
申请人：株式会社半導体エネルギー研究所
发明人：黒川義元
IPC分类号： H04N5/374 , H01L27/146 , H01L21/336 , H01L29/786 , H01L21/8242 , H01L27/108 , H01L21/8234 , H01L27/06 , H01L27/088 , H04N5/378
摘要：【課題】画像処理機能が付加された半導体装置を提供する。【解決手段】撮像装置は、撮像用の画素20がマトリクス状配列された画素アレイ21、画像処理用の遮光層15で遮光された参照画素22が配列された参照画素アレイ23、アナログ処理回路24、各画素に画像処理用の電位を出力する行デコーダ25を有する。アナログ処理回路24は、カレントミラー回路を有し、入力側トランジスタに参照画素22に流れる電流に応じた第1の電流を流し、出力側トランジスタに撮像用画素20に流れた電流に応じた第2の電流を流して、電流の差を検出する。【選択図】図1

84. 发明专利

JP6733158B2 撮像素子及び撮像装置有权
公开(公告)号：JP6733158B2
公开(公告)日：2020-07-29
申请号：JP2015232073
申请日：2015-11-27
申请人：株式会社ニコン
发明人：山中秀記
IPC分类号： H04N5/378 , H04N5/374

85. 发明专利

JP6732468B2 光電変換装置及びその駆動方法有权
公开(公告)号：JP6732468B2
公开(公告)日：2020-07-29
申请号：JP2016026970
申请日：2016-02-16
申请人：キヤノン株式会社
发明人：小倉正徳 , 伊庭潤
IPC分类号： H04N5/374 , H04N9/07 , H04N1/028 , H04N5/378

86. 发明专利

JP6730100B2 撮像装置の動作方法、及び撮像装置有权
公开(公告)号：JP6730100B2
公开(公告)日：2020-07-29
申请号：JP2016116172
申请日：2016-06-10
申请人：株式会社半導体エネルギー研究所
发明人：岡本佑樹 , 米田誠一 , 黒川義元
IPC分类号： H01L27/146 , H04N5/351 , H04N5/374 , H04N5/378

87. 发明专利

JPWO2019102637A1 フォトンカウンティング装置およびフォトンカウンティング方法审中-公开
公开(公告)号：JPWO2019102637A1
公开(公告)日：2020-07-27
申请号：JP2018023144
申请日：2018-06-18
申请人：浜松ホトニクス株式会社
发明人：丸野正 , 戸田英児 , 中島真央 , 高橋輝雄 , 樋口貴文
IPC分类号： H04N5/335 , H04N5/378 , H04N5/3745 , H04N5/365
摘要：フォトンカウンティング装置は、入力された光を電荷に変換する光電変換素子と光電変換素子によって変換された電荷を増幅して電圧に変換するアンプとを含む複数の画素と、複数の画素の前記アンプから出力される電圧をデジタル値に変換するA/Dコンバータと、複数の画素ごとに、参照データを参照して、A/Dコンバータから出力されたデジタル値をフォトン数に変換する変換部と、を備え、参照データは、複数の画素ごとのゲイン及びオフセット値に基づいて作成されている。

88. 发明专利

JPWO2019012369A1 撮像装置、及び電子機器审中-公开
公开(公告)号：JPWO2019012369A1
公开(公告)日：2020-07-27
申请号：JPIB2018054888
申请日：2018-07-02
申请人：株式会社半導体エネルギー研究所
发明人：山本朗央 , 福留貴浩
IPC分类号： H04N5/378 , H04N5/3745 , H01L27/146 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H04N5/365
摘要：トランジスタによる乗算のオフセット成分を低減する。撮像装置は、画素領域、第1の回路、第2の回路、第3の回路、及び第4の回路を有する。画素領域は、複数の画素を有し、画素は、第1のトランジスタを有する。第1の回路と第2の回路とによって選択される画素には、オフセット電位と重み電位を与える。画素は、光から光電変換することで第1の信号を取得し、第1のトランジスタは、第1の信号と、重み電位とを乗算する。第1のトランジスタは、第1の信号と重み電位との乗算項と、オフセット電位と、を用いて、第1のオフセット項と、第2のオフセット項とを生成する。第3の回路は、第1のオフセット項を減算し、第4の回路は、第2のオフセット項を減算する。第4の回路は、乗算項を判定し、さらに第4の回路が有するニューラルネットワークインターフェースを介して判定結果を出力する。

89. 发明专利

JP2020114020A 撮像素子および撮像装置审中-公开
公开(公告)号：JP2020114020A
公开(公告)日：2020-07-27
申请号：JP2020069823
申请日：2020-04-08
申请人：株式会社ニコン
发明人：船水航 , 壽圓正博 , 駒井敦
IPC分类号： H04N5/378 , H04N5/3745
摘要：【課題】画素信号の読み出しの精度を向上させる撮像素子および撮像装置を提供する。【解決手段】画素回路150は、画素10と、画素10毎に配置される電流源30と、電流源回路50からの電流に基づく電圧を記憶する132とを含む。左端に位置する電流源回路50aは、左端に位置する複数の画素回路150a1−150a8に接続される。電流源回路50と画素回路150は、画素回路150のスイッチSWS2と電流源回路50のスイッチとを接続することで接続される。電流源回路50a−50jは、基準電流に基づく電流を生成して、画素回路150に供給する。電流源回路50a−50jは、最下行から最上行まで各行毎に、スイッチSWS2とスイッチSWD2を同時にオンして、画素回路150の第2記憶部に電流源30のバイアス電圧を同時に記憶させ、バイアス電圧をプリセットする。【選択図】図6

90. 发明专利

JP2020108165A 撮像素子及び撮像装置审中-公开
公开(公告)号：JP2020108165A
公开(公告)日：2020-07-09
申请号：JP2020042159
申请日：2020-03-11
申请人：キヤノン株式会社
发明人：池戸秀樹
IPC分类号： H04N5/378 , H04N5/3745 , H04N5/225 , H04N5/232 , G02B7/34 , G03B13/36 , H04N5/369
摘要：【課題】高速読み出し可能な撮像素子を提供する。【解決手段】撮像素子であって、各々が複数の光電変換部を有する複数の単位画素が配置された画素領域と、1フレーム分の第1の信号と、1フレーム分の第2の信号とを格納するメモリとを備え、前記第1の信号は、前記単位画素の前記複数の光電変換部の全てではない少なくとも1つに対応し、前記第2の信号は前記単位画素の前記複数の光電変換部の全てに対応し、前記画素領域は第1の半導体チップ上に形成され、前記メモリは前記第1の半導体チップとは異なる第2の半導体チップ上に形成され、前記第1の半導体チップと第2の半導体チップとが互いに積層されている。【選択図】図1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式