专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

81. 发明专利

JP2003308246A Unit and method for clock control over memory controller 审中-公开
标题翻译：用于存储器控制器的时钟控制的单元和方法
公开(公告)号：JP2003308246A
公开(公告)日：2003-10-31
申请号：JP2002114295
申请日：2002-04-17
申请人： Fujitsu Ltd , 富士通株式会社
发明人： KYO REI
IPC分类号： G06F12/00 , G06F1/32 , G06F12/06
CPC分类号： G06F1/3275 , G06F1/3203 , Y02D10/13 , Y02D10/14 , Y02D50/20
摘要： PROBLEM TO BE SOLVED: To realize power-saving control over an SDRAM and a memory controller internal circuit as for a memory controller for an SDRAM for a real-time processing application using a method of macroaccess. SOLUTION: A clock control unit of the memory controller is equipped with an interface part 12 which processes block access to a plurality of banks of the SDRAM 20 inputted to the memory controller 10 from outside as one continuous access process to arbitrate the macroaccess and a power-saving control part which controls a clock signal of the internal circuit 14 of the memory controller 10 and a clock enable signal of the SDRAM 20 according to a control signal inputted from the interface part 12. COPYRIGHT: (C)2004,JPO
摘要翻译：要解决的问题：使用宏处理方法，实现对SDRAM和存储器控制器内部电路的功率控制，以及用于实时处理应用的SDRAM的存储器控制器。解决方案：存储器控制器的时钟控制单元配备有接口部分12，其从外部处理从存储器控制器10输入到SDRAM 20的多个存储体的块访问作为一个连续访问过程来仲裁宏访问以及根据从接口部12输入的控制信号来控制存储器控制器10的内部电路14的时钟信号和SDRAM20的时钟使能信号的省电控制部。COPYRIGHT :( C ）2004，JPO

82. 发明专利

JP2018195185A 記憶装置および制御方法审中-公开
公开(公告)号：JP2018195185A
公开(公告)日：2018-12-06
申请号：JP2017100004
申请日：2017-05-19
申请人：富士通株式会社
发明人：石渡登 , 金山友幸 , 桑折友三 , 室知治
IPC分类号： G06F3/08 , G06F12/06 , G06F1/26 , G06F1/32 , G06F3/06
CPC分类号： G06F1/3268 , G06F1/3275 , G06F1/3287 , G06F3/0626
摘要：【課題】半導体記憶装置の消費電力を削減する。【解決手段】データ本体とデータ本体に関する管理情報とを備えるデータを格納する半導体記憶領域6と、半導体記憶領域63を電源ブロック601単位で電源のオン/オフを制御する電源制御部5と、電源制御部5に対して、半導体記憶領域63におけるデータ本体の格納位置に対応する電源ブロック601の電源をオフにさせ、管理情報に対するデータアクセスが発生すると、この管理情報に含まれる位置情報に基づき、半導体記憶領域63におけるアクセス対象のデータ本体の格納位置に対応する電源ブロック601の電源をオンさせる電源制御指示部4とを備える。【選択図】図1

83. 发明专利

JP2018195183A 演算処理装置および演算処理装置の制御方法审中-公开
公开(公告)号：JP2018195183A
公开(公告)日：2018-12-06
申请号：JP2017099969
申请日：2017-05-19
申请人：富士通株式会社
发明人：三品健 , 坂田英樹
IPC分类号： G06F12/08
CPC分类号： G06F1/3275 , G06F11/3037 , G06F12/0646
摘要：【課題】キャッシュコヒーレンシ制御に対応した演算処理装置の回路規模を削減し、消費電力を小さくする。【解決手段】演算処理装置は、複数の記憶装置の各々がそれぞれ割り当てられる複数の演算部を有する。各演算部は、自演算部の記憶装置が記憶するデータと複数の演算部のうちの他の演算部の記憶装置から持ち出される持ち出しデータとを保持するキャッシュメモリを有する。キャッシュメモリは、持ち出しデータのアクセス要求を持ち出しデータの持ち出し元の演算部から受けた場合、持ち出し元の演算部の記憶装置への持ち出しデータの書き戻しを指示する書き戻し情報を出力した後に持ち出しデータのアクセス要求を受けるすれ違いが発生したかを判定する判定部と、すれ違いが発生した場合、すれ違いが発生したことを示すすれ違い情報を、アクセス要求に対する応答として持ち出し元の演算部に出力する応答情報生成部とを有する。【選択図】図1

84. 发明专利

JP2018532174A ポータブルコンピューティングデバイスにおけるキャッシュアウェア型の低電力モード制御のためのシステムおよび方法审中-公开
公开(公告)号：JP2018532174A
公开(公告)日：2018-11-01
申请号：JP2018504979
申请日：2016-07-11
申请人：クアルコム,インコーポレイテッド
发明人：クリシュナ・ヴサー・ヴァンカ , スラヴァン・クマール・アンバプラム
IPC分类号： G06F1/32
CPC分类号： G06F1/32 , G06F1/3206 , G06F1/3243 , G06F1/3275 , Y02D10/14 , Y02D10/152 , Y02D50/20
摘要：マルチコアシステムオンチップ(SoC)における低電力モードの改善された実装のためのシステムおよび方法を提示する。マルチコアSoCのコアがアイドル状態に入ることが識別される。コアの低電力モードについて、コアのエントリ電力コストおよびコアのエグジット電力コストが計算される。コアに関連するキャッシュのワーキングセットサイズもまた計算される。ワーキングセットサイズを使用して、キャッシュがコアの低電力モードを抜け出るためのレイテンシが計算される。最終的に、コアのエントリ電力コスト、コアのエグジット電力コスト、および低電力モードを抜け出るキャッシュのレイテンシに部分的に基づいて、コアに対する低電力モードが、コアに対するアクティブモードと比較して電力節約となるかどうかの決定が行われる。

85. 发明专利

JP2018163666A 半導体装置审中-公开
公开(公告)号：JP2018163666A
公开(公告)日：2018-10-18
申请号：JP2018088150
申请日：2018-05-01
申请人：株式会社半導体エネルギー研究所
发明人：豊高耕平
IPC分类号： G06F12/06 , G06F1/32 , H01L27/1156 , H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/788 , H01L29/792 , H01L29/786 , G06F12/00
CPC分类号： G11C14/0018 , G06F1/3268 , G06F1/3275 , Y02D10/11 , Y02D10/13 , Y02D10/14 , Y02D10/154
摘要：【課題】プロセッサ、およびそのメインメモリを備えた処理装置の消費電力を削減する半導体装置を提供する。【解決手段】メインメモリは、DRAMのような揮発性メモリの他に、不揮発性メモリを備える。プロセッサを含む第1のダイ、揮発性メモリを含む第2のダイ、及び不揮発性メモリを含む第3のダイの3つのダイは積層され、第3のダイは第1のダイに最も近い。プロセッサは、アクセス要求の頻度に応じて、揮発性メモリをメインメモリとする第1の動作モードと、不揮発性メモリをメインメモリとする第2の動作モードのいずれで動作させるかを決定して動作モードを変更する。不揮発性メモリがメインメモリとして動作する第2の動作モード実行中は、第1の動作モードよりも低い電源電圧を揮発性メモリへ供給して揮発性メモリに格納されたデータを保持する。【選択図】図2

86. 发明专利

JP6363191B2 データマスキングを介してメモリI/O電力を低減するためのシステムおよび方法审中-公开
公开(公告)号：JP6363191B2
公开(公告)日：2018-07-25
申请号：JP2016528851
申请日：2014-11-13
申请人：クアルコム,インコーポレイテッド
发明人：ハウ−ジン・ロ , デクスター・チュン
IPC分类号： G11C7/10 , G06F12/00
CPC分类号： G06F1/3275 , G06F1/32 , G06F1/3253 , G06F7/764 , G11C7/1006 , G11C7/1009 , G11C7/1057 , G11C7/1084 , G11C11/4096

88. 发明专利

JP6334650B2 半導体装置有权
公开(公告)号：JP6334650B2
公开(公告)日：2018-05-30
申请号：JP2016223887
申请日：2016-11-17
申请人：株式会社半導体エネルギー研究所
发明人：西島辰司
IPC分类号： H01L27/11 , H01L21/8242 , H01L27/108 , H01L27/10 , H01L21/28 , H01L29/417 , H01L29/786 , G11C11/412 , H01L21/8244
CPC分类号： G06F1/3275 , Y02D10/14

89. 发明专利

JP6312837B2 コンピューティングデバイスにおける消費電力の低減有权
公开(公告)号：JP6312837B2
公开(公告)日：2018-04-18
申请号：JP2016544042
申请日：2014-09-22
申请人：インテルコーポレイション
发明人：マシューズ,シェイン , ホール,クリストファー
IPC分类号： G06F12/00 , G06F12/0802 , G06F1/32 , G06F12/08
CPC分类号： G06F1/3287 , G06F1/3203 , G06F1/3268 , G06F1/3275 , H04N1/00 , Y02D10/14 , Y02D10/154 , Y02D10/171

90. 发明专利

JP2018042146A 情報処理装置及びその制御方法、並びにプログラム审中-公开
公开(公告)号：JP2018042146A
公开(公告)日：2018-03-15
申请号：JP2016175881
申请日：2016-09-08
申请人：キヤノン株式会社
发明人：宮田孝明
IPC分类号： B41J29/38 , G03G21/00 , H04N1/00
CPC分类号： H04N1/00896 , G03G15/5004 , G06F1/3221 , G06F1/3225 , G06F1/3268 , G06F1/3275 , G06F1/3287 , H04N1/00885 , H04N1/00888 , H04N1/00891 , H04N1/2104 , H04N2201/0094 , Y02D10/14 , Y02D10/154 , Y02D10/171
摘要：【課題】情報処理装置に二次記憶装置として搭載される記憶装置のタイプに合わせて、情報処理装置の省電力化のための電力制御を実行できるようにする技術を提供する。【解決手段】情報処理装置(MFP)のCPUは、MFPが備えている二次記憶装置の装置情報を取得し(S101,S102)、取得した装置情報に基づいて、二次記憶装置が、省電力状態への移行回数が当該記憶装置の寿命に影響するタイプの記憶装置であるか否かを判別する(S103)。更に、CPUは、二次記憶装置のタイプの判別の結果に従って、二次記憶装置が省電力状態へ移行するための移行条件として、当該二次記憶装置が省電力状態へ移行するための移行時間を決定する(S104)。CPUは、省電力状態への移行回数が寿命に影響しないタイプの記憶装置(SSD)の移行時間を、当該移行回数が寿命に影響するタイプの記憶装置(HDD)の移行時間よりも短く決定する。【選択図】図2

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式