专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明专利

JP4168527B2 Data multiplexing equipment and data multiplexing method 有权
公开(公告)号：JP4168527B2
公开(公告)日：2008-10-22
申请号：JP11248899
申请日：1999-04-20
申请人：ソニー株式会社
发明人：祥司塩本 , 哲夫隅田
IPC分类号： H04J3/26 , H04N7/08 , H04J3/00 , H04N7/081

72. 发明专利

JP2007522750A Data repair methods in a system capable of handling multicast and broadcast transmission 审中-公开
公开(公告)号：JP2007522750A
公开(公告)日：2007-08-09
申请号：JP2006552650
申请日：2005-02-15
申请人：ノキアコーポレイション
发明人：アイゴルクリシオ , グルプラサドバラスブラマンヤン , ユハ−ペッカルオマ , ロッドワルシュ
IPC分类号： H04L12/56 , H04J3/26 , H04L1/00 , H04L1/14 , H04L1/16 , H04L1/18 , H04L12/66 , H04L29/02
CPC分类号： H04L1/1809 , H04L1/1854 , H04L12/66 , H04L2001/0093
摘要：本発明は、１対多の送信ができるシステムにおけるデータ修復方法に関する。該方法は、送信機から少なくとも１つの受信機にデータを送信するステップを含み、種々の送信機ドリブンまたは受信機ドリブンの喪失データの修復方法を提供する。
【選択図】図３

73. 发明专利

JP2007503184A Architecture for high-density multicast network using the distribution route 有权
公开(公告)号：JP2007503184A
公开(公告)日：2007-02-15
申请号：JP2006533260
申请日：2004-05-20
申请人：松下電器産業株式会社
发明人：シウェンチェン， , 治峰吉羽
IPC分类号： H04L12/56 , G06F20060101 , H04J3/26 , H04L12/18 , H04L12/28
CPC分类号： H04L12/1886 , H04L12/1877
摘要：セッション中のマルチキャストアプリケーションに必要に応じてその経路を切り替えるようにするのに使用するマルチキャストネットワーク経路配給システムは、異なるネットワーク経路上でマルチキャストトラフィックを経路指定するよう動作可能なマルチキャストアドレスのデータベースを含む。それは、様々なフローパターンのフローを有するマルチキャストセッションのデータベース含み、ここではフローパターンが送信元及び送信先ネットワークノード群について規定してあって複数経路指定ネットワーク経路に対応させてある。さらに、セッション管理モジュールが、ネットワーク経路とマルチキャストセッションのフローパターンとの間の対応に基づきセッションをマルチキャストするマルチキャストアドレスを割り振り、それによって異なるネットワーク経路群に対応するフローパターンが同一のマルチキャストアドレスを共有しないことを保証することでマルチキャストセッションを集成するよう適合させてある。
【選択図】図１

74. 发明专利

JP3833545B2 Communication system, a receiver, transmitter and a communication method 有权
公开(公告)号：JP3833545B2
公开(公告)日：2006-10-11
申请号：JP2002035390
申请日：2002-02-13
申请人：三菱電機株式会社
发明人：渉松本
IPC分类号： H04L1/00 , H04L7/00 , H03M13/11 , H03M13/33 , H03M13/39 , H03M13/45 , H04J3/06 , H04J3/26 , H04L7/08
CPC分类号： H04L1/005 , H03M13/1111 , H03M13/118 , H03M13/1194 , H03M13/2957 , H03M13/33 , H04L1/0046 , H04L1/0057

75. 发明专利

JP2004525556A Method and system for buffering streaming media 审中-公开
公开(公告)号：JP2004525556A
公开(公告)日：2004-08-19
申请号：JP2002563340
申请日：2002-02-08
申请人：ノキアコーポレイション
发明人：バリスアクス，エムレ , ハンヌクセラ，ミスカ
IPC分类号： G06F5/06 , H04J3/26 , H04L12/861 , H04L13/08 , H04L29/06 , H04N7/24 , H04N21/44 , H04N21/658 , H04L12/56
CPC分类号： H04L65/80 , H04L29/06027 , H04L65/4038 , H04L65/4084 , H04L65/602 , H04L65/604 , H04N21/23406 , H04N21/44004 , H04N21/6582
摘要： The invention is a client device for receiving media data as a data packet stream. The client device comprises a source decoder and a controller. The controller sends information indicative of a client's pre-decoder buffering parameters. The information is indicative of a pre-decoder initial buffering time and a pre-decoder buffer size. The controller receives information indicative of a pre-decoder buffering parameter for the media data, information indicative of a post-decoder buffering parameter for the media. The client device comprises also a pre-decoder buffer coupled to the source decoder for buffering the media data temporarily prior to decoding in the source decoder in accordance with a buffering algorithm. The behavior of the buffering algorithm is affected by the pre-decoder initial buffering time and the minimum pre-decoder buffer size and a post-decoder buffer coupled to the source decoder for buffering the media data after decoding.

76. 发明专利

JP3514215B2 Scheduling circuitry 有权
公开(公告)号：JP3514215B2
公开(公告)日：2004-03-31
申请号：JP2000154718
申请日：2000-05-25
申请人：日本電気株式会社
发明人：孝史斉藤
IPC分类号： H04J3/26 , H04L12/66 , H04L12/813 , H04L12/815 , H04L12/823 , H04L12/851 , H04L12/863 , H04L12/927 , H04L29/06 , H04Q11/04 , H04L12/56
CPC分类号： H04L12/66 , H04L29/06 , H04L47/16 , H04L49/90 , H04L69/16 , H04L69/168 , H04L2012/5667 , H04L2012/5679 , H04Q11/0478
摘要： A scheduling circuit of the present invention includes an IP (Internet Protocol) scheduling/format converting section for scheduling input IP packets and converting each of them to ATM (Asynchronous Transfer Mode) cells. The IP scheduling/format converting section includes a plurality of packet FIFOs (First-In First-Out memories). The ATM cells output from each packet FIFO are written to corresponding one of a plurality of cell FIFOs. An ATM scheduling section schedules the ATM cells received from each cell FIFO cell by cell.

77. 发明专利

JP2002537716A 失效
公开(公告)号：JP2002537716A
公开(公告)日：2002-11-05
申请号：JP2000600378
申请日：2000-02-14
IPC分类号： H04J3/26 , H04L1/00 , H04L12/56 , H04L12/66 , H04L29/06 , H04L29/08 , H03M7/30 , H03M13/37 , H04J3/00

78. 发明专利

JP2002521858A 失效
公开(公告)号：JP2002521858A
公开(公告)日：2002-07-16
申请号：JP2000560682
申请日：1999-06-30
IPC分类号： H04J3/26 , H04J3/14 , H04L12/56

79. 发明专利

JP2001339398A SCHEDULING CIRCUIT 失效
公开(公告)号：JP2001339398A
公开(公告)日：2001-12-07
申请号：JP2000154718
申请日：2000-05-25
申请人： NEC CORP
发明人： SAITO TAKASHI
IPC分类号： H04J3/26 , H04L12/66 , H04L12/813 , H04L12/815 , H04L12/823 , H04L12/851 , H04L12/863 , H04L12/927 , H04L29/06 , H04Q11/04 , H04L12/28
摘要： PROBLEM TO BE SOLVED: To provide a scheduling circuit that eliminates a cell loss caused in a conventional scheduling circuit to the utmost and can transfer an IP packet with high reliability. SOLUTION: The scheduling circuit consists of an IP scheduling section/ format conversion section 11 that includes a packet FIFO 111, conducts IP scheduling of a received IP packet and converts the IP packet into an ATM cell, cell FIFO sets 12 connected to an output of the section 11, and an ATM scheduling section 13 that applies ATM scheduling to an output in the unit of cells outputted from the cell FIFO sets 12.

80. 发明专利

JP2000349730A MULTIPLEX EXTENSION UNIT 失效
公开(公告)号：JP2000349730A
公开(公告)日：2000-12-15
申请号：JP15596399
申请日：1999-06-03
申请人： FUJITSU DENSO
发明人： KAKI HIROKI
IPC分类号： H04J3/26
摘要： PROBLEM TO BE SOLVED: To allow a master station side multiplex extension unit to optionally set or revise assignment of a multiplexed channel to a slave station side channel with respect to the multiplex extension unit that multiplexes a plurality of channels of the master station side and simply extends the result to the remote slave station side. SOLUTION: A master station side multiplex extension unit 1-1 multiplexes master station side channels A, B, C that are an extension source into a multiplexed channel 1-2, transmits the result and transfers multiplex information denoting assignment to the multiplexed channel 1-2 to a slave station side multiplex extension unit 1-3 being an extension destination by using part or an overhead part of the multiplexed channel 1-2. The slave station side multiplex extension unit 1-3 being an extension destination has a configuration that demultiplexes the multiplexed channel 1-2 and assigns each time slot of the multiplexed channel 1-2 to each of slave station side channels A', B', C' on the basis of the transferred multiplex information.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式