专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP6711939B2 半導体装置有权
公开(公告)号：JP6711939B2
公开(公告)日：2020-06-17
申请号：JP2019041477
申请日：2019-03-07
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦 , 加藤清 , 大貫達也 , 上杉航
IPC分类号： G11C14/00 , G11C5/14

62. 发明专利

JP6653129B2 記憶装置有权
公开(公告)号：JP6653129B2
公开(公告)日：2020-02-26
申请号：JP2015104389
申请日：2015-05-22
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦
IPC分类号： G11C11/406

63. 发明专利

JP2020017327A 記憶装置、半導体装置、および電子機器审中-公开
公开(公告)号：JP2020017327A
公开(公告)日：2020-01-30
申请号：JP2018140877
申请日：2018-07-27
申请人：株式会社半導体エネルギー研究所
发明人：松嵜隆徳 , 石津貴彦 , 齋藤利彦
IPC分类号： H01L21/8242 , H01L27/108 , H01L21/8234 , H01L27/088 , H01L27/06 , H01L29/786 , G11C11/405
摘要：【課題】ゲインセル型のメモリセルを有し、単位面積あたり記憶できるデータ量が多い記憶装置を提供する。【解決手段】記憶装置が有するメモリセルは、複数の書き込みトランジスタと、読み出しトランジスタ、および、プリチャージトランジスタを有し、複数の書き込みトランジスタは互いに直列接続される。書き込みトランジスタ同士が接続されたノード、および、書き込みトランジスタと読み出しトランジスタのゲートが接続されたノードが有する容量に電荷を蓄積することで、データが記憶される。書き込みトランジスタおよびプリチャージトランジスタは、チャネル形成領域に金属酸化物を有し、オフ電流が非常に小さいため、容量を小さくできる。【選択図】図4

64. 发明专利

JP6595789B2 半導体装置有权
公开(公告)号：JP6595789B2
公开(公告)日：2019-10-23
申请号：JP2015078144
申请日：2015-04-07
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦
IPC分类号： H01L27/11 , G11C11/412 , G11C11/34 , H01L21/8239 , H01L27/105 , H01L29/786 , H01L21/8234 , H01L27/088 , H01L27/06 , H01L21/8244

65. 发明专利

JP2016225617A 記憶装置、又は該記憶装置を有する電子機器审中-公开
标题翻译：存储装置，或具有存储装置的电子装置
公开(公告)号：JP2016225617A
公开(公告)日：2016-12-28
申请号：JP2016099297
申请日：2016-05-18
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦 , 長塚修平 , 大貫達也 , 塩野入豊 , 筒井直昭 , 山崎舜平
IPC分类号： H01L27/108 , H01L29/786 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/08 , H01L21/28 , G11C11/405 , G11C11/401 , H01L21/8242
CPC分类号： H01L27/1207 , G11C11/401 , G11C5/063 , H01L27/1225 , H01L27/1255 , G11C11/4097 , G11C2029/0403 , H01L27/108 , H01L27/1156
摘要：【課題】構成膜数を低減した記憶装置を提供する。【解決手段】記憶装置は、回路と、配線と、を有する。回路は、第1のメモリセルと、第2のメモリセルと、を有し、第1のメモリセルは、第1のトランジスタと、第2のトランジスタと、第1の容量素子と、を有し、第2のメモリセルは、第3のトランジスタと、第4のトランジスタと、第2の容量素子と、を有し、第2のメモリセルは、第1のメモリセル上に積層され、第1のトランジスタのソース又はドレインの一方は、第2のトランジスタのゲート、及び第1の容量素子と電気的に接続され、第3のトランジスタのソース又はドレインの一方は、第4のトランジスタのゲート、及び第2の容量素子と電気的に接続され、第1のトランジスタのゲート及び第3のトランジスタのゲートは、配線と電気的に接続されている。【選択図】図1
摘要翻译：为了提供膜的减少的存储器配置编号。一种存储器装置，包括：电路，布线和，一个。电路包括：第一存储器单元和第二存储器单元，所述第一存储器单元包括：第一晶体管，第二晶体管，第一电容器，所述中，第二存储单元包括第三晶体管，第四晶体管，以及第二电容元件，所述第二存储单元被堆叠在所述第一存储器单元，第一的源极和晶体管的漏极，所述第二晶体管的栅极，以及电连接的第一电容元件，一个源中的第三个和所述晶体管的漏极，所述第四晶体管的栅极，一个与它被连接到第二电容元件和电，所述栅极的栅极和第一晶体管的第三晶体管是有线的电连接。点域1

66. 发明专利

JP2016149177A 半導体装置、又は該半導体装置を有する電子機器审中-公开
标题翻译：半导体器件和电子设备，包括它们
公开(公告)号：JP2016149177A
公开(公告)日：2016-08-18
申请号：JP2016021680
申请日：2016-02-08
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦 , 上杉航
IPC分类号： G11C11/413 , G11C11/4074 , H01L21/8244 , H01L27/11 , H01L21/8242 , H01L27/108 , H01L21/336 , H01L29/788 , H01L29/792 , H01L21/8247 , H01L27/115 , H01L21/28 , H01L29/417 , H01L29/423 , H01L29/49 , H01L29/786 , G11C11/405 , G11C11/407
CPC分类号： H03K19/017509 , G11C11/4125 , G11C29/50016 , G11C8/08 , H03K19/0008 , G11C2029/5002
摘要：【課題】消費電力を低減した半導体装置、及びそれを有する電子機器を提供する。【解決手段】ワード線ドライバ回路内で起こるリーク電流を低減するために、ワード線ドライバ回路にスイッチ素子を設ける。具体的には、高電圧電源又は低電圧電源と、該ワード線ドライバ回路と、の間にスイッチ素子を設ける。メモリアクセスが無いとき、スイッチ素子をオフ状態として、高電圧電源又は低電圧電源から該ワード線ドライバ回路への電圧印加(又は、電流)を遮断する。また、ビット線ドライバ回路において、ビット線へのプリチャージによるスタンバイ電力を削減するため、スイッチ素子を設ける。具体的には、高電圧電源又は低電圧電源と、該ビット線と、の間にスイッチ素子を設ける。メモリアクセスが無いとき、スイッチ素子をオフ状態として、高電圧電源又は低電圧電源から該ビット線ドライバ回路への電圧印加(又は、電流)を遮断する。【選択図】図1
摘要翻译：要解决的问题：提供一种消耗较少功率的半导体器件，以及包括该半导体器件的电子设备。解决方案：在字线驱动电路中提供开关元件，以减少字线驱动电路中引起的漏电流。具体地，开关元件设置在字线驱动电路和高压电源或低压电源之间。在没有存储器访问的情况下，开关元件被关闭以阻止从高压电源或低压电源到字线驱动电路的电压（或电流）应用。此外，在位线驱动电路中设置开关元件，以减少对位线进行预充电所需的待机功率。具体地，开关元件设置在位线和高压电源或低压电源之间。在没有存储器访问的情况下，开关元件被关闭以阻止从高压电源或低压电源到位线驱动电路的电压（或电流）应用。选择图：图1

67. 发明专利

JP2016116220A 半導体装置、及び電子機器审中-公开
标题翻译：半导体器件和电子器件
公开(公告)号：JP2016116220A
公开(公告)日：2016-06-23
申请号：JP2015237444
申请日：2015-12-04
申请人：株式会社半導体エネルギー研究所
发明人：井上広樹 , 松嵜隆徳 , 長塚修平 , 石津貴彦 , 大貫達也
IPC分类号： G11C11/405 , G11C11/407 , H01L29/786 , H03K19/0185
CPC分类号： H03K19/018521 , H03K19/0016
摘要：【課題】電源電圧の立ち上げ直後の、意図しないハイレベルの信号の出力を抑制する半導体装置を提供する。【解決手段】半導体装置は、第1のバッファ回路と、レベルシフタ回路と、第2のバッファ回路と、を有する。第1のバッファ回路に第1の電位、レベルシフタ回路及び第2のバッファ回路に第2の電位を与えて、元の状態に復帰する。第1の電位は、第2の電位よりも先に与える。先に第1のバッファ回路に第1の電位を与えて、レベルシフタ回路及び第2のバッファ回路の動作を制御できる状態とすることで、第2のバッファ回路に接続される配線への意図しないハイレベルの信号の出力を抑制する。【選択図】図1
摘要翻译：要解决的问题：提供一种抑制高电平信号的意外输出的半导体器件。解决方案：半导体器件包括第一缓冲电路，电平移位器电路和第二缓冲电路。第一电位被提供给第一缓冲电路，并且第二电位被提供给电平移位器电路和第二缓冲电路，因此半导体器件返回到正常状态。在提供第二个电位之前提供第一个电位。首先将第一电位提供给第一缓冲电路，由此可以控制电平移位电路和第二缓冲电路的动作。这阻止了高电平信号的意外输出到连接到第二缓冲电路的布线。选择图：图1

68. 发明专利

JP2015207760A 半導体装置、電子部品、及び電子機器审中-公开
标题翻译：半导体器件，电子元件和电子设备
公开(公告)号：JP2015207760A
公开(公告)日：2015-11-19
申请号：JP2015078144
申请日：2015-04-07
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦
IPC分类号： H01L27/11 , G11C11/412 , G11C11/413 , H01L27/105 , H01L29/786 , H01L21/8234 , H01L27/088 , H01L27/08 , H01L27/06 , H01L21/8244
CPC分类号： H01L27/1207 , G11C14/0054 , G11C8/16
摘要：【課題】新規な構成の半導体装置を提供すること。【解決手段】マルチポートのSRAMと、OSトランジスタを有するデータ記憶部と、を積層して設ける構成とする。マルチポートのSRAMでは、配線及びトランジスタ数が増加するため、OSトランジスタを有するデータ記憶部のトランジスタ数を増加させても、面積を増加させることがない。データ記憶部を構成するトランジスタ数を増加させることで、スタティックな動作をさせることができる。そのため、データ記憶部では、安定したリカバリーの動作、動作の高速化、簡略化を図ることができる。【選択図】図1
摘要翻译：要解决的问题：提供一种新颖的结构的半导体器件。解决方案：堆叠包含OS晶体管的多端口的SRAM和数据存储器部分。由于多端口的SRAM中的布线和晶体管的数量增加，即使在包含OS晶体管的数据存储器部分中晶体管的数量增加，也不增加面积。通过增加构成数据存储器部分的晶体管的数量，允许静态操作。因此，在数据存储器部分，促进了稳定的恢复操作，更高的速度操作和简化。

69. 发明专利

JP2015099627A 演算処理装置の駆動方法审中-公开
标题翻译：驱动算术处理单元的方法
公开(公告)号：JP2015099627A
公开(公告)日：2015-05-28
申请号：JP2014210614
申请日：2014-10-15
申请人：株式会社半導体エネルギー研究所
发明人：石津貴彦
IPC分类号： G11C11/413 , G11C11/41 , G11C11/412
CPC分类号： G11C5/14 , G06F1/3243 , G11C14/0054 , G11C13/0069 , H01L27/0629 , H01L27/2463 , Y02B60/1239
摘要：【課題】演算処理装置等の消費電力を低減することとともに、回路に負担をかけない動作方法を提供する。【解決手段】インバータを有するメモリセルにおいて、容量素子を設ける。メモリセルへのアクセスがない場合には、メモリセルに記憶されていたデータを容量素子にコピーした後に、インバータの電源を遮断し、メモリセルへのアクセスが必要な場合には、容量素子からインバータにデータを戻して、メモリセルへアクセスがない場合の消費電力を低減する。さらに、このようなメモリセルを複数有する記憶装置において、第1のメモリセルのバックアップと第2のメモリセルのバックアップを異なるタイミングで行なう。リカバリーも第1のメモリセルと第2のメモリセルで異なるタイミングで実施し、バックアップやリカバリーに必要な電力を分散する。【選択図】図7
摘要翻译：要解决的问题：提供一种降低运算处理单元的功耗的操作方法，而不会对电路造成负担。解决方案：在包括逆变器的存储单元中，提供电容器。当存储单元未被访问时，存储在存储单元中的数据被复制到电容器，然后逆变器被关闭。当存储单元需要访问时，数据从电容器返回到变频器。以这种方式，减少了存储器单元不访问时的功耗。此外，在包括多个这样的存储单元的存储器件中，在不同的定时执行第一存储单元的备份和第二存储单元的备份。第一存储单元的恢复和第二存储单元的恢复也在不同的定时执行。因此，可以分配备份或恢复所需的电源。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式