专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明专利

JP2008016461A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2008016461A
公开(公告)日：2008-01-24
申请号：JP2006182703
申请日：2006-06-30
申请人： Toshiba Corp , 株式会社東芝
发明人： OTA CHIHARU , NISHIO JOJI , HATAKEYAMA TETSUO , SHINOHE TAKASHI
IPC分类号： H01L29/47 , H01L29/06 , H01L29/12 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/872
CPC分类号： H01L29/66712 , H01L29/0615 , H01L29/0619 , H01L29/0623 , H01L29/0634 , H01L29/1608 , H01L29/402 , H01L29/6606 , H01L29/66068 , H01L29/66143 , H01L29/66333 , H01L29/7395 , H01L29/7811 , H01L29/8611 , H01L29/872
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device having a configuration capable of keeping the maximum breakdown voltage value.
SOLUTION: The semiconductor device is provided with a first conductive semiconductor substrate (1); first conductive semiconductor layer (2) formed on this semiconductor substrate, and having an active region and an element termination region surrounding the active region; first electrode (11) selectively formed on the front surface of the active region of the semiconductor layer (2); second electrode (4) formed on the rear surface of the semiconductor substrate (1); second conductive first semiconductor region (8) formed on the front surface of the semiconductor layer ranging from the active region end portion to the element termination region; and second conductive second semiconductor region (7) buried in the element termination region, so as to form a strip substantially in parallel to the front surface of the semiconductor layer (2).
COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供具有能够保持最大击穿电压值的配置的半导体器件。解决方案：半导体器件设置有第一导电半导体衬底（1）; 形成在该半导体衬底上的第一导电半导体层（2），并且具有活动区域和围绕有源区域的元件端接区域; 选择性地形成在半导体层（2）的有源区的前表面上的第一电极（11）; 形成在半导体衬底（1）的后表面上的第二电极（4）; 第二导电第一半导体区域（8），形成在从有源区域端部到元件端接区域的半导体层的前表面上; 和埋在元件端接区域中的第二导电第二半导体区域（7），以形成基本上平行于半导体层（2）的前表面的条带。版权所有（C）2008，JPO＆INPIT

32. 发明专利

JP2007335519A Semiconductor device and its manufacturing method 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：JP2007335519A
公开(公告)日：2007-12-27
申请号：JP2006163608
申请日：2006-06-13
申请人： Toshiba Corp , 株式会社東芝
发明人： MIZUKAMI MAKOTO , OTA CHIHARU , SUZUKI TAKUMA , YUMOTO MIKI
IPC分类号： H01L29/866 , H01L21/28
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of allowing a high current to flow in an IMPATT diode, and preventing the increase of cost and weight and the deterioration of reliability. SOLUTION: The semiconductor device includes: an n-type Avalanche breakdown layer 2, a drift layer 3, and an n-type ohmic contact layer 4, which are all epitaxially formed in order on a p-type semiconductor substrate 1; electrodes 5, 6 respectively formed on the upper surface of the ohmic contact layer 4, and on the lower surface of the semiconductor substrate 1; and a plurality of p-type electric field concentration parts 8 formed upward in a projected shape from an interface at the side of the semiconductor substrate 1 inside the Avalanche breakdown layer 2. A reverse bias voltage is applied to a part between the electrodes 5, 6 so as to generate Avalanche breakdown in a p-n junction between the electric field concentration parts 8 and the Avalanche breakdown layer 2. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：提供能够允许高电流在IMPATT二极管中流动的半导体器件，并且防止成本和重量的增加以及可靠性的劣化。解决方案：半导体器件包括：在p型半导体衬底1上依次外延形成的n型雪崩击穿层2，漂移层3和n型欧姆接触层4; 分别形成在欧姆接触层4的上表面上的电极5,6和半导体衬底1的下表面; 以及从雪崩击穿层2内部的半导体衬底1侧的界面以投影形状向上形成的多个p型电场集中部分8.反向偏置电压施加到电极5之间的部分，以便在电场集中部分8和雪崩击穿层2之间的pn结中产生雪崩击穿。版权所有（C）2008，JPO＆INPIT

33. 发明专利

JP2005327912A Semiconductor device 有权
标题翻译：半导体器件
公开(公告)号：JP2005327912A
公开(公告)日：2005-11-24
申请号：JP2004144822
申请日：2004-05-14
申请人： National Institute Of Advanced Industrial & Technology , Toshiba Corp , 株式会社東芝 , 独立行政法人産業技術総合研究所
发明人： NISHIO JOJI , OTA CHIHARU , SHINOHE TAKASHI , ADACHI KAZUKIRO
IPC分类号： H01L29/872 , H01L21/336 , H01L29/12 , H01L29/47 , H01L29/78
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device capable of improving withstand-voltage and yield.
SOLUTION: The semiconductor device is provided with a lower region having a first conductive part 12, an upper region having a second conductive part 52, a first epitaxial layer 21 of a first conductivity type arranged between the lower region and the upper region, a first semiconductor region 20 having a first doping layer 22 of a second conductivity type formed in the first epitaxial layer, a second epitaxial layer 31 of the first conductivity type formed between the first semiconductor region and the upper region, and a second semiconductor region 30, having a second doping layer 32 of the second conductivity type formed in the second epitaxial layer. The pattern of the first doping layer and the pattern of the second doping layer are mutually out of alignment, in a direction parallel to the interface of the first semiconductor region and the second semiconductor region.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：解决的问题：提供能够提高耐压和产率的半导体器件。解决方案：半导体器件设置有具有第一导电部分12的下部区域，具有第二导电部分52的上部区域，布置在下部区域和上部区域之间的第一导电类型的第一外延层21 具有形成在第一外延层中的具有第二导电类型的第一掺杂层22的第一半导体区域20，形成在第一半导体区域和上部区域之间的第一导电类型的第二外延层31和第二半导体区域 30，其具有形成在第二外延层中的第二导电类型的第二掺杂层32。第一掺杂层的图案和第二掺杂层的图案在平行于第一半导体区域和第二半导体区域的界面的方向上相互失配。版权所有（C）2006，JPO＆NCIPI

34. 发明专利

JP2015179781A ＳｉＣエピタキシャル基板の製造方法、半導体装置の製造方法および半導体装置审中-公开
公开(公告)号：JP2015179781A
公开(公告)日：2015-10-08
申请号：JP2014057277
申请日：2014-03-19
申请人： TOSHIBA CORP
发明人： NISHIO JOJI , OTA CHIHARU , IIJIMA RYOSUKE , SHIMIZU TATSUO , SHINOHE TAKASHI
IPC分类号： H01L21/20 , C23C16/42 , H01L21/205 , H01L21/329 , H01L29/06 , H01L29/161 , H01L29/861 , H01L29/868
摘要：【課題】バイポーラデバイスのオン抵抗の低減を可能にするSiCエピタキシャル基板の製造方法を提供する。【解決手段】実施形態のSiCエピタキシャル基板の製造方法は、n型不純物を含む原料ガスを用い、エピタキシャル成長法により第1のSiC層を形成する第1の工程と、n型不純物を含む原料ガスを用い、原料ガス中に含まれるC(炭素)とSi(シリコン)の原子数比(C/Si)を、第1のSiC層を形成する際の原料ガス中に含まれるC(炭素)とSi(シリコン)の原子数比(C/Si)よりも高くし、第1のSiC層よりも薄い膜厚で、エピタキシャル成長法により第2のSiC層を形成する第2の工程と、を交互に行い、n型SiC層を形成する。【選択図】図1

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式