会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 31. 发明专利
    • 撮像素子及び撮像装置
    • 成像元件和成像设备
    • JP2015213327A
    • 2015-11-26
    • JP2015115593
    • 2015-06-08
    • キヤノン株式会社
    • 岸 隆史
    • H04N5/369H04N5/374H01L27/14H01L27/146H04N5/378
    • 【課題】画素部の性能を損なわず、かつ周辺回路のチップ面積増大によるコストの増大を抑制する撮像素子を提供する。 【解決手段】撮像素子は、第1の半導体基板及び第2の半導体基板と、複数の画素201が行列状に配列された画素部と、画素部の複数の画素から列毎に信号が出力される複数の列信号線208と、列信号線208の各々に接続され、列信号線に出力された信号に所定の処理を施す複数の列回路103を有し、画素部101が第1の半導体基板の領域1に形成されるとともに複数の列回路103が第2の半導体基板の領域2に形成され、複数の列回路103が、行に沿う方向または列に沿う方向の少なくとも一方において、少なくとも隣接する2列で異なる位置に配置されている。 【選択図】図16
    • 要解决的问题:提供一种成像元件,其抑制由于周边电路的芯片面积的增加而导致的成本增加,而不损害像素部分的性能。解决方案:成像元件包括:第一和第二半导体基板; 其中多个像素201被排列成矩阵的像素部分; 多个列信号线208,其中从像素部分的多个像素为每个列输出信号; 以及多个列电路103,其连接到列信号线208,并对输出到列信号线的信号执行规定处理。 像素部101形成在第一半导体衬底的区域1中,并且多个列电路103形成在第二半导体衬底的区域2中。 多个列电路103被布置在至少两个相邻列之间的至少两个相邻列之间的沿着行的方向和沿着列的方向之间的至少一个方向上的不同位置。
    • 32. 发明专利
    • 撮像装置、欠陥画素検出方法、プログラム、記憶媒体
    • 成像设备,缺陷像素检测方法,程序和存储介质
    • JP2015181221A
    • 2015-10-15
    • JP2015000514
    • 2015-01-05
    • キヤノン株式会社
    • 佐々木 顯岸 隆史
    • H04N5/374H04N5/367
    • 【課題】画素メモリを含む画素が複数配置された撮像素子において、適切な欠陥画素の検出方法を提供する。 【解決手段】光電変換を行う光電変換部と、光電変換部で蓄積された電荷を保持する電荷保持部と、電荷を電圧に変換するフローティングディフュージョン部とをそれぞれ含む複数の画素が配置された撮像素子と、撮像素子の画素の欠陥を検出する欠陥検出部とを備え、欠陥検出部は、少なくとも、複数の画素から、電荷保持部の欠陥に起因する第1の欠陥画素を検出するとともに、第1の欠陥画素の位置情報を検出する。 【選択図】 図5
    • 要解决的问题:提供在其中布置有包括像素存储器的多个像素的成像元件中的缺陷像素的适当检测方法。解决方案:一种成像装置,包括:成像元件,其中多个像素包括: 进行光电转换的光电转换单元,用于保持存储在光电转换单元中的电荷的电荷保持单元和用于将电荷转换成电压的浮动扩散单元,以及用于检测像素的缺陷的缺陷检测器 成像元件。 缺陷检测器至少从多个像素检测由于电荷保持单元的缺陷引起的第一缺陷像素,并且检测第一缺陷像素的位置信息。
    • 33. 发明专利
    • 撮像素子及び撮像装置
    • JP2021166395A
    • 2021-10-14
    • JP2021107806
    • 2021-06-29
    • キヤノン株式会社
    • 岸 隆史
    • H04N5/374H01L27/146H04N5/369
    • 【課題】画素部の性能を損なわず、かつ周辺回路のチップ面積増大によるコストの増大を抑制する撮像素子を提供する。 【解決手段】撮像素子は、積層された第1及び第2の半導体基板と、複数の画素201が行列状に配列された画素部101と、画素部101を駆動する駆動回路と、画素部101における所定単位の複数の画素毎に設けられ、所定単位の複数の画素から出力された信号に所定の信号処理を施す複数の信号処理回路と、複数の信号処理回路により所定の信号処理を施された信号を外部に出力する複数の出力回路107と、を有し、画素部および少なくとも一部の駆動回路が第1の半導体基板の領域に形成されるとともに、複数の信号処理回路および複数の出力回路107が第2の半導体基板の領域に形成され、撮像素子を光入射面側から見た場合に、複数の信号処理回路が画素部と重なる位置に配置され、複数の出力回路が画素部と重ならない位置に配置されている。 【選択図】図9
    • 40. 发明专利
    • 撮像装置及び撮像装置の駆動方法
    • JP2018074311A
    • 2018-05-10
    • JP2016210427
    • 2016-10-27
    • キヤノン株式会社
    • 岸 隆史
    • H04N5/347H04N5/3745H04N5/378
    • 【課題】低ノイズかつ高速に信号を読み出すことができる撮像装置を提供することを課題とする。 【解決手段】撮像装置は、第1及び第2の光電変換部により変換された電荷をFDに転送する第1及び第2の転送スイッチと、FDの電圧に応じた信号をアナログからデジタルに変換するアナログデジタル変換器とを有し、アナログデジタル変換器は、FDのリセット解除後のFDの電圧に基づく第1の信号をアナログからデジタルに変換し、その後、FDをリセットせずに第1の転送スイッチが第1の光電変換部により変換された電荷を転送した後のFDの電圧に基づく第2の信号をアナログからデジタルに変換し、その後、FDをリセットせずに第2の転送スイッチが第2の光電変換部により変換された電荷を転送した後のFDの電圧に基づく第3の信号をアナログからデジタルに変換し、第2の転送スイッチが転送する期間は、第2の信号をデジタルに変換する期間と重なっている。 【選択図】図4