专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

JP2007325264A Signal adjusting method and receiver 有权
标题翻译：信号调整方法与接收机
公开(公告)号：JP2007325264A
公开(公告)日：2007-12-13
申请号：JP2007143822
申请日：2007-05-30
申请人： Fujitsu Ltd , 富士通株式会社
发明人： HIDAKA YASUO
IPC分类号： H04L27/01
CPC分类号： H04L25/063 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To maintain output characteristics independently from a communication path used for communication by matching a compensation quantity with an attenuation level due to a medium thereof. SOLUTION: The method has at least a step of combining a first path to a second path to generate an output signal. This method further has a step of using a clock signal and sampling an output signal to generate a plurality of data values and boundary values, wherein each of the values includes a high value or a low value based on the sampling of the output signal. The method further has a step of detecting a value transition between two successive data values and confirming a sampled boundary value between the two successive data values, and also has a step of differently adjusting the first offset compensation applied to the first path and the second offset compensation applied to the second path on the basis of at least a high value or a low value of the boundary value and on the basis of at least two data values having arrived immediately before the boundary value. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：通过将补偿量与由于其介质引起的衰减水平进行匹配，来保持独立于用于通信的通信路径的输出特性。解决方案：该方法至少具有将第一路径组合到第二路径以产生输出信号的步骤。该方法还具有使用时钟信号和采样输出信号以产生多个数据值和边界值的步骤，其中每个值基于输出信号的采样包括高值或低值。该方法还具有检测两个连续数据值之间的值转换并确认两个连续数据值之间的采样边界值的步骤，并且还具有不同地调整施加到第一路径的第一偏移补偿和第二偏移基于边界值的至少高值或低值，并且基于紧接在边界值之前到达的至少两个数据值，施加到第二路径的补偿。版权所有（C）2008，JPO＆INPIT

22. 发明专利

JP2007505576A Analog front-end and its application has a built-in equalization 有权
公开(公告)号：JP2007505576A
公开(公告)日：2007-03-08
申请号：JP2006526356
申请日：2004-09-10
申请人：ザイリンクスインコーポレイテッドXilinx Incorporated
发明人：グローエン，エリック・ディ , ブラック，ウィリアム・シィ , ベッカー，チャールズ・ダブリュ
IPC分类号： H04L25/03 , H04B3/06 , H04B7/005 , H04L25/02 , H04L27/06
CPC分类号： H04L25/03885
摘要：アナログフロントエンドは、制御モジュールおよび可変利得ステージを含む。制御モジュールは、アナログフロントエンドに高速シリアルデータを与えるチャネルのチャンネル応答に基づいて周波数応答設定を与えるために動作可能に結合される。可変利得ステージは周波数依存負荷および増幅器入力部を含む。周波数依存負荷は周波数応答設定に基づいて調整される。増幅器入力部は動作可能に周波数依存負荷に結合され、高速シリアルデータを受取る。増幅器入力部は周波数依存負荷と連動し、増幅され等化されたシリアルデータを生じるために、高速シリアルデータを増幅して等化する。

23. 发明专利

JP2007060655A Eye size measurement circuit, receiver of data communication system, and eye size measurement method 审中-公开
标题翻译：眼睛尺寸测量电路，数据通信系统的接收器和眼睛尺寸测量方法
公开(公告)号：JP2007060655A
公开(公告)日：2007-03-08
申请号：JP2006217099
申请日：2006-08-09
申请人： Samsung Electronics Co Ltd , 三星電子株式会社Samsung Electronics Co.,Ltd.
发明人： OKAMURA HITOSHI
IPC分类号： H04L25/02 , G01R29/02 , H04B3/06
CPC分类号： H04L25/03885 , H04L1/24 , H04L7/0025 , H04L25/03006 , H04L25/49 , H04L2025/03356
摘要： PROBLEM TO BE SOLVED: To provide an eye size measurement circuit, a receiver of a data communication system, and an eye size measurement method. SOLUTION: The circuit for measuring an eye size generates first sampled data by applying first sampling to received data with recovered clock signals recovered from the received data by a clock data recovery circuit (CDR) and generates second sampled data by applying second sampling to the received data with shifted clock signals, resulting from shifting the recovered clock signals recovered from the received data within a prescribed phase range. The circuit generates error counts by comparing the first sampled data and the second sampled data as to whether or not they can differ from each other and calculates the eye size of the received data by obtaining a phase range where the error counts are equal to zero. Therefore, the circuit may measure the eye size without interference of frequency offsets and/or jitter of the received data. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供眼睛尺寸测量电路，数据通信系统的接收器和眼睛尺寸测量方法。解决方案：用于测量眼睛尺寸的电路通过对通过时钟数据恢复电路（CDR）从接收到的数据恢复的恢复时钟信号的接收数据应用第一采样来产生第一采样数据，并通过应用第二采样产生第二采样数据通过将从接收到的数据恢复的恢复的时钟信号移动到规定的相位范围内而产生移位时钟信号的接收数据。电路通过比较第一采样数据和第二采样数据是否可以彼此不同而产生误差计数，并通过获得误差计数等于零的相位范围来计算接收数据的眼睛大小。因此，电路可以测量眼睛尺寸，而不会受到接收数据的频率偏移和/或抖动的干扰。版权所有（C）2007，JPO＆INPIT

24. 发明专利

JP2018524855A チャネル適合ADCベース受信機审中-公开
公开(公告)号：JP2018524855A
公开(公告)日：2018-08-30
申请号：JP2017561266
申请日：2016-02-05
申请人：ザイリンクスインコーポレイテッド , XILINX INCORPORATED
发明人：リャオ, ユイ , チャン, ジェフリー , チャン, ホンタオ , チャン, クン−ユン , パム, トアン , ウー, チャオインディー.
IPC分类号： H04B3/04 , H04L25/03 , H04L25/02
CPC分类号： H04L27/3809 , H04L25/03057 , H04L25/03885
摘要：受信機(100)は一般にチャネル適合に関する。この受信機(100)では、第1の信号処理ブロック(101)は通信チャネル(20)に結合される。第1の信号処理ブロック(101)は、アナログ信号(104)を提供するための変調信号(21)を受信するためのAGCブロック(102)およびCTLEブロック(103)と、アナログ信号(104)をデジタルサンプル(106)に変換するためのADC(105)と、デジタルサンプル(106)を等化して等化サンプル(114)を提供するためのFFEブロック(112)とを含む。第2の信号処理ブロック(111)は、再等化サンプル(116)を提供するための等化サンプル(114)を受け取るためのDFEブロック(113)と、DFEブロック(113)に結合された、再等化サンプル(116)をスライスするためのスライサ(123)とを含む。受信機適合ブロック(150)は、第1の信号処理ブロック(101)および第2の信号処理ブロック(111)に結合される。受信機適合ブロック(150)は、AGC適合、CTLE適合およびスライサ適合を通信チャネル(20)に提供するように構成される。【選択図】図1

25. 发明专利

JP6368983B2 高速適応型モード変換デジタルキャンセラ审中-公开
公开(公告)号：JP6368983B2
公开(公告)日：2018-08-08
申请号：JP2017222670
申请日：2017-11-20
申请人：ヴァレンスセミコンダクターリミテッド
发明人：リダ、アイラン , コ−ヘン、ゲイビーガー , サラモン、アヴィヴ , グレイス、イスラエル
IPC分类号： H04B3/06 , H04L25/03
CPC分类号： H04L25/03885 , H04B3/30 , H04L1/0002 , H04L1/20 , H04L25/03305 , H04L2025/03445 , Y02D50/10

26. 发明专利

JP2018520545A プリカーソルシンボル間干渉低減を伴う判定帰還等化审中-公开
公开(公告)号：JP2018520545A
公开(公告)日：2018-07-26
申请号：JP2017558415
申请日：2016-01-28
申请人：ザイリンクスインコーポレイテッド , XILINX INCORPORATED
发明人：リャオ, ユイ , チャン, ホンタオ , チャン, クン−ユン , チャン, ジェフリー
IPC分类号： H04B3/06 , H04L25/03
CPC分类号： H04L25/03057 , H04L25/03 , H04L25/03146 , H04L25/03878 , H04L25/03885 , H04L27/01 , H04L2025/0349 , H04L2025/03503
摘要：受信器(100)において、判定帰還型等化器(120)は、重み付けされたポストカーソル判定(121)を減算ブロック(122)に提供し、アナログ入力信号(101)から減算して、アナログ出力信号(123)を提供する。ポストカーソル判定ブロック(130)は、アナログ出力信号(123)をポストカーソル係数の正および負の値(104、105)をと比較し、第1のおよび第2の可能な判定(136、137)を提供して、これらの間で先行するポストカーソルに基づいた判定(117)に応答して現在のポストカーソルに基づいた判定(116)を選択する。プリカーソルキャンセルブロック(108)は、アナログ出力信号(123)、先行するポストカーソルに基づいた判定(117)、および現在のポストカーソルに基づいた判定(116)を受信して、アナログ入力信号(101)の先行するサンプルに対するデジタル出力信号(124)を提供する。プリカーソルキャンセルブロック(108)は、アナログ出力信号(123)を受信するための、および互いに異なる閾値入力(201〜204)をそれぞれ受信して、アナログ出力信号(123)に関する可能なデジタル出力(215〜218)を提供するための、比較器(211〜214)を含む。選択段(230)は、デジタル出力信号(124)の選択のために、可能なデジタル出力(215〜218)を受信するように結合されている。【選択図】図1

27. 发明专利

JP2017204790A データ受信装置有权
公开(公告)号：JP2017204790A
公开(公告)日：2017-11-16
申请号：JP2016096531
申请日：2016-05-12
申请人：株式会社セレブレクス
发明人：鈴木眞也 , 小西健三 , 長野英生 , 加藤雅弘
IPC分类号： G09G5/00 , H04L7/033 , H04B3/04 , H04L25/03
CPC分类号： H04L25/03885 , H04L7/0016 , H04L7/0079
摘要：【課題】イコライザ回路のゲイン値を動的に制御するデータ受信装置を提供する。【解決手段】データ受信装置1は、設定されたゲイン値に応じて入力信号の波形を整形するイコライザ回路11と、イコライザ回路による波形整形後の入力信号から1周期の中で異なる位相を持つ複数のクロック信号を復元するCDR回路12と、複数のクロック信号に同期して波形整形後の入力信号をサンプリングし当該波形整形後の入力信号から複数の入力データを復元するオーバーサンプラ13と、キャリブレーション制御部15を備える。キャリブレーション制御部は、オーバーサンプラによるサンプリングの結果に基づいてオーバーサンプラが入力データを正しく復元できているか否かを判定し、入力データを正しく復元できていないと判断した場合には当該判断結果に基づいてイコライザ回路のゲイン値を設定する制御信号を生成する。【選択図】図1

28. 发明专利

JP2015139039A エンファシス信号生成回路有权
标题翻译：振动信号发生电路
公开(公告)号：JP2015139039A
公开(公告)日：2015-07-30
申请号：JP2014008477
申请日：2014-01-21
申请人：富士通株式会社
发明人： ▲角▼田有紀人
IPC分类号： H04B3/04 , H04L25/03
CPC分类号： H03K5/1252 , H01S5/0428 , H03K5/14 , H04B10/25073 , H04L25/0272 , H04L25/03343 , H04L25/03885 , H01S5/06216 , H01S5/06226 , H01S5/183
摘要：【課題】タップ数を増加させることなく、位相特性を補償でき、良好なエンファシス信号が得られるエンファシス信号生成回路の実現。【解決手段】入力信号を分岐し、分岐した信号を遅延して遅延信号を出力する分岐・遅延部12と、入力信号および遅延信号の少なくとも1つの高周波成分を抽出して高周波信号を出力する高周波抽出部20,21と、入力信号、遅延信号および高周波信号を加減算する加減算部16と、を有するエンファシス信号生成回路。【選択図】図4
摘要翻译：要解决的问题：提供一种可以补偿相位特性并获得优异的加强信号而不增加抽头数的强调信号发生电路。解决方案：强调信号产生电路包括：分支和延迟部分12，其分支输入信号，延迟分支信号，并输出延迟信号; 提取输入信号的至少一个高频分量和信号延迟的高频提取部分20和21，并输出高频信号; 减法和加法部分16，其减去并相加输入信号，延迟信号和高频信号。

29. 发明专利

JP5664295B2 通信装置および通信装置設定方法有权
标题翻译：通信装置和通信装置设置方法
公开(公告)号：JP5664295B2
公开(公告)日：2015-02-04
申请号：JP2011022150
申请日：2011-02-03
申请人：富士通株式会社
发明人：小林　真人 , 真人小林
IPC分类号： H04L25/02
CPC分类号： H04L25/03885 , H04B3/04 , H04B3/487 , H04L25/0272 , H04L25/0288

30. 发明专利

JP2014171098A Transmitting/receiving system, transmitting/receiving method, and receiving device 有权
标题翻译：发送/接收系统，发送/接收方法和接收设备
公开(公告)号：JP2014171098A
公开(公告)日：2014-09-18
申请号：JP2013041886
申请日：2013-03-04
申请人： Ricoh Co Ltd , 株式会社リコー
发明人： KOZASA MADOKA
IPC分类号： H04L25/03
CPC分类号： H04L25/03878 , H04L25/0288 , H04L25/03019 , H04L25/03885
摘要： PROBLEM TO BE SOLVED: To make it possible to automatically adjust an equalization amount by a simple configuration.SOLUTION: A transmitting/receiving system includes a transmitting device and a receiving device that perform serial communication. The transmitting device includes a transmitting unit that transmits a signal with a prescribed pattern. The receiving device includes: a receiving unit that equalizes the received signal according to a setting value of an equalization amount; a sampling unit that samples data equalized by the receiving unit at a data rate higher than the data rate of the data; and a control unit that controls the setting value of the equalization amount on the basis of a change in the data corresponding to the prescribed pattern among the data sampled by the sampling unit.
摘要翻译：要解决的问题：能够通过简单的配置自动调整均衡量。解决方案：发送/接收系统包括执行串行通信的发送设备和接收设备。发送装置包括发送具有规定模式的信号的发送单元。接收装置包括：接收单元，其根据均衡量的设定值对接收到的信号进行均衡; 采样单元，以高于数据的数据速率的数据速率对接收单元进行均衡的数据进行采样; 以及控制单元，其基于由采样单元采样的数据中与规定模式对应的数据的变化来控制均衡量的设定值。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式