专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP2015523654A 制約付きトランザクションの実行有权
标题翻译：约束事务的执行
公开(公告)号：JP2015523654A
公开(公告)日：2015-08-13
申请号：JP2015516695
申请日：2012-11-26
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation , インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Machines Corporation
发明人：グライナー、ダン , スレゲル、ティモシー , ヤコビ、クリスチャン
IPC分类号： G06F9/46
CPC分类号： G06F9/467 , G06F9/30076 , G06F9/3861
摘要：【課題】コンピューティング環境内でトランザクションを処理するための方法、システム、及びコンピュータ・プログラムを提供する。【解決手段】制約付きトランザクション処理が提供される。制約付きトランザクションは、TRANSACTION BEGIN constrained命令の実行により開始される。制約付きトランザクションは、これと関連した多数の制限を有する。制限の違反がない場合、制約付きトランザクションは完了する。アボート条件に遭遇した場合、トランザクションは再実行され、TRANSACTION BEGIN命令で開始する。制限の違反は、割り込みを発生させ得る。【選択図】図15
摘要翻译：一种用于在计算环境中的系统，以及一种计算机程序内处理交易的方法。本发明提供一种限制交易处理。约束事务由事务的执行发起BEGIN约束指令。约束交易有许多与此相关的限制。如果没有违反限制，限制交易完成。如果遇到终止条件，该交易被重新执行，与交易开始BEGIN指令。的限制违规，可能会产生一个中断。 .The 15

14. 发明专利

JP5414057B2 Microcomputer 有权
公开(公告)号：JP5414057B2
公开(公告)日：2014-02-12
申请号：JP2010049377
申请日：2010-03-05
申请人：ルネサスエレクトロニクス株式会社
发明人：寿賀子大谷 , 弘郁近藤
IPC分类号： G06F21/62 , G06F9/30 , G06F9/34 , G06F12/14
CPC分类号： G06F9/30123 , G06F9/30054 , G06F9/30138 , G06F9/30189 , G06F9/3861

15. 发明专利

JP2013168168A Primitives to enhance thread-level speculation 审中-公开
标题翻译：提高螺纹水准仪的主要原则
公开(公告)号：JP2013168168A
公开(公告)日：2013-08-29
申请号：JP2013083679
申请日：2013-04-12
申请人： Intel Corp , インテルコーポレイション
发明人： QUINN JACOBSON , WANG HONG , JOHN SHEN , CHINYA GOTHAM , HAMMARLUND PER , ZOU SHANG , BIGBEE BRYANT , SHIVNANDAN KAUSHIK
IPC分类号： G06F9/30 , G06F9/318 , G06F9/38 , G06F9/52 , G06F12/00
CPC分类号： G06F9/526 , G06F9/30087 , G06F9/30101 , G06F9/3834 , G06F9/3842 , G06F9/3851 , G06F9/3861
摘要： PROBLEM TO BE SOLVED: To provide a processor which may include an address monitor table and an atomic update table to support speculative threading.SOLUTION: The processor may also include one or more registers to maintain a state associated with execution of speculative threads. The processor may support one or more of the following primitives: an instruction for writing to a register of the state, an instruction for triggering commitment of buffered memory updates, an instruction for reading a status register of the state, and/or an instruction for clearing one of the state bits associated with trap/exception/interrupt handling. Other embodiments are also described and claimed.
摘要翻译：要解决的问题：提供一种处理器，其可以包括地址监视表和原子更新表以支持推测性线程。解决方案：处理器还可以包括一个或多个寄存器以维持与推测线程的执行相关联的状态。处理器可以支持以下一个或多个原语：用于写入状态寄存器的指令，用于触发缓冲存储器更新的承诺的指令，用于读取状态的状态寄存器的指令和/或用于清除与陷阱/异常/中断处理相关联的状态位之一。还描述和要求保护其他实施例。

17. 发明专利

JP2013122774A Method and device for solving simultaneously predicted branch instruction 审中-公开
标题翻译：用于解决同时预测分支指令的方法和装置
公开(公告)号：JP2013122774A
公开(公告)日：2013-06-20
申请号：JP2013003355
申请日：2013-01-11
申请人： Qualcomm Inc , クゥアルコム・インコーポレイテッドQualcomm Incorporated
发明人： RODNEY WAYNE SMITH , BRIAN MICHAEL STEMPEL , JAMES NORRIS DIEFENDERFER , THOMAS ANDREW SARTORIUS
IPC分类号： G06F9/38
CPC分类号： G06F9/3885 , G06F9/30058 , G06F9/3844 , G06F9/3861
摘要： PROBLEM TO BE SOLVED: To provide a method for simultaneously solving branch prediction before confirming a predicted branch instruction.SOLUTION: In the method, two or more predicted branch instructions are processed, and each of the predicted branch instructions has a predicted state and a corrected state, and the predicted branch instructions simultaneously enter a solution stage, and one of corrected states is selected from one of the predicted branch instructions. When the prediction mistake of one of the predicted branch instruction is made, the selected corrected state is used for introducing the previous instruction fetch.
摘要翻译：要解决的问题：提供一种在确认预测分支指令之前同时求解分支预测的方法。解决方案：在该方法中，处理两个或更多个预测分支指令，并且每个预测分支指令具有预测状态和校正状态，并且预测分支指令同时进入解决阶段，并且校正状态之一从预测的分支指令之一中选择。当进行预测分支指令之一的预测错误时，使用所选择的校正状态来引入先前的指令提取。版权所有（C）2013，JPO＆INPIT

19. 发明专利

JP5172879B2 Virtualization event processing in layered virtualization architecture 有权
公开(公告)号：JP5172879B2
公开(公告)日：2013-03-27
申请号：JP2010047518
申请日：2010-03-04
申请人：インテルコーポレイション
发明人：ベネットスティーヴン , アンダーソンアンドリュー , ネイガーギルバート , ロジャーズディオン , アーリグリチャード , スミスローレンス , ハントリーバリー
IPC分类号： G06F9/46
CPC分类号： G06F9/542 , G06F9/3861 , G06F9/45533 , G06F9/45545 , G06F9/4555 , G06F9/45558 , G06F9/4812 , G06F13/24 , G06F2009/45566
摘要： Embodiments of apparatuses and methods for processing virtualization events in a layered virtualization architecture are disclosed. In one embodiment, an apparatus includes a event logic and evaluation logic. The event logic is to recognize a virtualization event. The evaluation logic is to determine whether to transfer control from a child guest to a parent guest in response to the virtualization event.

20. 发明专利

JP2013050965A Efficient parallel floating point exception handling in processor 审中-公开
标题翻译：处理器中有效的平行浮点处理处理
公开(公告)号：JP2013050965A
公开(公告)日：2013-03-14
申请号：JP2012222612
申请日：2012-10-05
申请人： Intel Corp , インテルコーポレイション
发明人： SPERBER ZEEV , FINKELSTEIN SHACHAR , PRIBUSH GREGORY , GRADSTEIN AMIT , BALE GUY , PONS THIERRY
IPC分类号： G06F7/76 , G06F9/38
CPC分类号： G06F9/3861 , G06F9/30014 , G06F9/30036
摘要： PROBLEM TO BE SOLVED: To efficiently handle floating point exceptions in a processor that executes SIMD instructions.SOLUTION: The method comprising: identifying a numerical exception for a SIMD floating point operation; initiating a first SIMD micro-operation to generate a first packed partial result for the SIMD floating point operation; initiating a second SIMD micro-operation to generate a second packed partial result for the SIMD floating point operation; initiating a SIMD denormalization micro-operation to combine the first and second packed partial results and to denormalize a first element of the combined first and second packed partial results to generate a third packed result having a denormal element; storing the third packed result for the SIMD floating point operation; and setting a flag identifying the denormal element of the third packed result in the first packed partial result.
摘要翻译：要解决的问题：有效处理执行SIMD指令的处理器中的浮点异常。解决方案：该方法包括：识别SIMD浮点运算的数字异常; 启动第一SIMD微操作以产生用于SIMD浮点运算的第一打包部分结果; 启动第二SIMD微操作以产生用于SIMD浮点运算的第二打包部分结果; 启动SIMD非规范化微操作以组合所述第一和第二打包部分结果，并且对所述组合的第一和第二打包部分结果的第一元素进行非规范化，以生成具有反正态元素的第三打包结果; 存储用于SIMD浮点运算的第三打包结果; 以及在第一打包部分结果中设置标识第三打包结果的异常元素的标志。版权所有（C）2013，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式