专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2073477A2 Decoding communication signals. 有权
标题翻译：解码通信信号。
公开(公告)号：EP2073477A2
公开(公告)日：2009-06-24
申请号：EP08172310.8
申请日：2008-12-19
申请人： MediaTek Inc.
发明人： Fisher-Jeffes, Timothy Perrin
IPC分类号： H04L27/34
CPC分类号： H04L27/38 , H04L1/0047 , H04L1/0071 , H04L25/066 , H04L25/067
摘要： A method includes identifying a soft decision from a constellation point of a modulated signal. The identification is based upon a logical combination of data representing a first and second portion of the constellation point, data representing an arrangement of the first and second portions of the constellation point, and data representing a scrambling of the first and second portions of the constellation point.
摘要翻译：一种方法包括从调制信号的星座点识别软判决。该识别基于表示星座点的第一部分和第二部分的数据，表示星座点的第一部分和第二部分的布置的数据以及表示星座的第一部分和第二部分的加扰的数据点。

2. 发明授权

EP1330083B1 DIGITAL DATA TRANSMITTER 有权
标题翻译：数字数据传输器
公开(公告)号：EP1330083B1
公开(公告)日：2009-03-25
申请号：EP01974703.9
申请日：2001-10-05
申请人： Panasonic Corporation
发明人： KATTA, Noboru , MIZUGUCHI, Yuji , SAKAI, Takahisa , KAWADA, Hirotsugu , KUROSAKI, Toshihiko
IPC分类号： H04L25/03
CPC分类号： H04L25/062 , H04L25/066 , H04L25/085 , H04L25/4919
摘要： A digital data transmitter comprising a transmission side (100) and a receiving side (200). The transmission side is provided with a binary-to-quaternary conversion section (110) for converting a data sequence, an encoding section (120) for encoding the converted data by mapping, a digital filter (130), a D/A conversion section (140), a low-pass filter (150) for attenuating noise due to aliasing distortion, a differential driver (160), low-pass filters (170a, 170b) for eliminating noise from the differential-output signal, a common mode choke coil (180) for eliminating common-mode noise and outputting the signal into a twisted paired cable. The receiving side (200) is provided with a low-pass filter (210) for eliminating the noise from the signals passing through the twisted paired cable, a receiver (220), an A/D conversion section (230), a digital filter (240), a judging section (250) for judging the signal level of the received signal, a decoding section (260) for decoding the signal level to received data, and a synchronizing section (270) for generating a clock.
摘要翻译：一种数字数据发射机，包括发射侧（100）和接收侧（200）。发送侧设置有用于转换数据序列的二进制到四进制转换部分（110），用于通过映射对转换的数据进行编码的编码部分（120），数字滤波器（130），D / A转换部分（140），用于衰减由于混叠失真引起的噪声的低通滤波器（150），差分驱动器（160），用于从差分输出信号中消除噪声的低通滤波器（170a，170b），共模扼流圈线圈（180），用于消除共模噪声并将该信号输出到绞合成对电缆中。接收侧（200）设置有用于消除来自穿过绞合成对电缆的信号的噪声的低通滤波器（210），接收器（220），A / D转换部分（230），数字滤波器（240）;判断部（250），判断接收信号的信号电平;解码部（260），将信号电平解码为接收数据;以及同步部（270），生成时钟。

3. 发明公开

EP1331776A4 DIGITAL DATA TRANSMITTER, TRANSMISSION LINE ENCODING METHOD, AND DECODING METHOD 有权
标题翻译：数字数据站。输电线路编码方法和解码方法
公开(公告)号：EP1331776A4
公开(公告)日：2004-07-14
申请号：EP01974702
申请日：2001-10-05
申请人： MATSUSHITA ELECTRIC IND CO LTD
发明人： KAWADA HIROTSUGU , MIZUGUCHI YUJI , SAKAI TAKAHISA , KATTA NOBORU , KUROSAKI TOSHIHIKO
IPC分类号： H04L25/06 , H04L25/08 , H04L25/49 , H04L25/03
CPC分类号： H04L25/062 , H04L25/066 , H04L25/085 , H04L25/4919
摘要： A digital data transmitter comprising a transmission side (100) and a receiving side (200). The transmission side is provided with a binary-to-quaternary conversion section (110) for converting a data sequence, an encoding section (120) for encoding the converted data by mapping, a digital filter (130), a D/A conversion section (140), a low-pass filter (150) for eliminating a high band signal, and a differential driver (160) for inputting the analog signal passing through the low-pass filter into a twisted paired cable (300). The receiving side (200) is provided with a low-pass filter (210) for eliminating the noise from the signals passing through the pair of wires of the twisted paired cable, a receiver (220) for receiving the signal passing through the low-pass filter, an A/D conversion section (240), a digital filter (240), a judging section (250) for judging the signal level of the received signal, a decoding section (260) for decoding the signal level to received data, and a synchronizing section (270) for generating a clock.

4. 发明授权

EP0678999B1 Adaptive setting of decision thresholds 失效
标题翻译：决策水平的自适应调整
公开(公告)号：EP0678999B1
公开(公告)日：2001-09-26
申请号：EP94105466.0
申请日：1994-04-08
申请人： NEC CORPORATION
发明人： Matsumoto, Mariko
IPC分类号： H04L25/06
CPC分类号： H04L25/061 , H04L25/066

5. 发明公开

EP0648395A1 SYNCHRONIZED OFFSET EXTRACTION IN A DATA RECEIVER 无效
标题翻译： SYNCHRONIZED班产量在接收机。
公开(公告)号：EP0648395A1
公开(公告)日：1995-04-19
申请号：EP93916650.0
申请日：1993-06-21
申请人： MOTOROLA, INC.
发明人： MORERA, Daniel, Alejandro , PETREYE, David, Royce
IPC分类号： G08B5 , H04L25 , H04W88
CPC分类号： H04W88/026 , G08B5/227 , H04L25/062 , H04L25/066 , H04L27/106
摘要： A selective call receiver (106) receives a radio frequency signal having digital signals contained within symbols. The signal demodulated by the receiver (804) comprises a substantially constant DC offset voltage and an AC voltage (1810) indicative of the information contained within the symbols. A threshold level extraction circuit (808) which extracts the offset voltage is synchronously controlled (1840) providing for sampling of the received signal by the threshold level extraction circuit in substantially the center of each symbol.

6. 发明授权

EP0207243B1 Error correction mechanism 失效
标题翻译：错误修正机制
公开(公告)号：EP0207243B1
公开(公告)日：1992-07-08
申请号：EP86105484.9
申请日：1986-04-21
申请人： International Business Machines Corporation
发明人： Hong, Ju-Hi John
IPC分类号： H04L1/24 , H04L25/497 , H04L25/30 , H03M13/00
CPC分类号： H03M13/37 , H04L1/24 , H04L25/06 , H04L25/066 , H04L25/497

7. 发明公开

EP0462654A1 Procédé de réglage d'un décodeur à seuil pour un signal à plusieurs niveaux et récepteur de télévision muni d'un tel décodeur 失效
标题翻译：用于调节多级Pegeldekodierers用于信号和电视接收机包括这样的解码器的方法。
公开(公告)号：EP0462654A1
公开(公告)日：1991-12-27
申请号：EP91201462.8
申请日：1991-06-13
申请人： PHILIPS ELECTRONIQUE GRAND PUBLIC , Philips Electronics N.V.
发明人： Lafon, Philippe
IPC分类号： H04L25/30 , H04L25/49 , H04N7/00 , G01R19/165
CPC分类号： H04N7/083 , G01R19/16566 , H04L25/063 , H04L25/066 , H04L25/4923
摘要： Pour le réglage du seuil d'un décodeur à seuil avec un signal logique à plusieurs niveaux (par exemple un signal duobinaire) susceptible d'être entaché d'échos, la valeur du seuil du décodeur étant programmable, on adapte le seuil du décodeur en présence d'échos en s'appuyant sur la mesure du taux d'erreurs binaires.
En partant d'une valeur déterminée (A) du seuil, on mesure le taux d'erreur binaire correspondant (P) et on calcule à partir de ce taux d'erreur binaire une valeur appelée critère (k1) (en ajoutant une première quantité fixe à la valeur du taux d'erreur mesuré, et en multipliant le tout par une deuxième quantité fixe), puis on incrémente la valeur du seuil du décodeur pas à pas (B, C, D) et à chaque pas on recalcule le critère et on le met à jour s'il a diminué, et lorsque le taux d'erreur binaire devient pour la première fois (D) plus grand que le critère on mémorise la valeur du seuil et on continue le processus en décrémentant (C, B, A, E, F, G, H) et lorsque le taux d'erreur binaire (H) devient pour la deuxième fois plus grand que le critère (k2), on choisit pour valeur de réglage du seuil la demi-somme des deux valeurs extrêmes rencontrées (D, H).
Application: réseaux de distribution par cable, par exemple pour agir sur la partie duobinaire d'un signal D2-MAC/PAQUETS.
摘要翻译：为了控制阈值译码器与多级逻辑信号的阈值（例如，双二进制信号）容易受到回波被破坏，译码器的阈值的值是可编程的，则解码器的当回波存在的阈值是依靠二进制错误率的测量调整。 ... 从阈值，则对应的二进制错误率（P）的规定值（A）开始被测量，并且，从该二进制错误率，值被称为标准（K1）的计算值（通过将第一固定量的测量误差率的值，并乘以整个由第二固定quantiy），则解码器的阈值的值被递增步骤由步骤（B，C，D），以及与每个步骤中准则被重新计算和更新的，如果它已降低，并且在第一场合（D）那样的二进制错误率变得小于阈值的值存储在标准更大，并且该过程通过递减（C，B，A，E继续，F，G，H），以及在第二场合所做的二进制错误率（H）变得比标准（K2）时，遇到（D，H）中的两个极值的半总和被选择为阈值控制值。 ... 应用：电缆分配网络中，例如为作用在一个D2-MAC /包信号的双二进制一部分。 ... ...

8. 发明公开

EP0153708A2 Multi-level decision circuit 有权转让
标题翻译：多级决策电路。
公开(公告)号：EP0153708A2
公开(公告)日：1985-09-04
申请号：EP85101929.9
申请日：1985-02-22
申请人： NIPPON TELEGRAPH AND TELEPHONE CORPORATION
发明人： Nakamura, Yasuhisa , Saito, Yoichi
IPC分类号： H04L27/06 , H04L25/06
CPC分类号： H04L27/06 , H04L25/066 , H04L25/067
摘要： An input multi-level amplitude sgnal of 2 M levels is supplied via a DC level controller (12) to an AD converter (14) for conversion into an N-bit (N being an integer greater than M) digital signal, and M high-order bits of the digital signal are provided as decided outputs. it is decided by a decision means (29) whether a deviation of the DC level of the multi-level amplitude signal at the input side of the AD converter is in excess of a predetermined value. When the deviation of the DC level is decided less than the predetermined value, the outputs of bits less significant that the Mth bit in the digital signal are integrated for input as a DC level control signal into the DC level controller, correcting the deviation of the DC level. When it is decided by the decision means that the deviation of the DC level is greater than the predetermined value, at least one of the M high-order bit outputs in the output digital signal is integrated for input as a DC level control signal into the DC level controller, correcting the deviations of the DC level.

9. 发明授权

EP3866424B1 CIRCUIT OF RECEIVING SERIAL DATA 有权
公开(公告)号：EP3866424B1
公开(公告)日：2024-08-28
申请号：EP21156981.9
申请日：2021-02-12
IPC分类号： H04L25/03 , H04L25/06 , H04L7/033 , H04L7/00
CPC分类号： H04L7/033 , H04L7/0087 , H04L25/03885 , H04L25/066

10. 发明授权

EP3110019B1 SYSTEMS AND METHODS TO DYNAMICALLY CALIBRATE AND ADJUST GAINS IN A DIRECT CONVERSION RECEIVER 有权
公开(公告)号：EP3110019B1
公开(公告)日：2018-10-17
申请号：EP16175372.8
申请日：2016-06-21
申请人： NXP USA, Inc.
发明人： WAHEED, Khurram , TRAYLOR, Kevin , TILLEY, Keith , BOSZE, Steven
IPC分类号： H04B1/30
CPC分类号： H03G3/3078 , H03D3/008 , H03D3/009 , H03G3/3068 , H04B1/30 , H04L25/061 , H04L25/066
摘要： Method embodiments are provided herein for dynamically calibrating and adjusting a direct conversion receiver system. One embodiment includes applying one or more gain control signals to one or more gain elements of a receiver system, where the applying one or more gain control signals results in a gain change to the receiver system; in response to the gain change, determining whether the receiver system exhibits a DC (direct conversion) offset; and in response to a determination that the receiver system exhibits the DC offset, applying one or more DC offset correction control signals to one or more gain elements of the receiver system, where the one or more DC offset correction signals are configured to correct the DC offset.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式