专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP2437266A1 Circuit d'aide à la lecture pour un dispositif mémoire 审中-公开
标题翻译： Hilfsschaltkreis zum Lesenfüreine Speichervorrichtung
公开(公告)号：EP2437266A1
公开(公告)日：2012-04-04
申请号：EP11183553.4
申请日：2011-09-30
申请人： STmicroelectronics SA , STMicroelectronics (Crolles 2) SAS , Centre National de la Recherche Scientifique
发明人： Abouzeid, Fady , Clerc, Sylvain , Roche, Philippe
IPC分类号： G11C7/06 , G11C11/419 , G11C11/413 , G11C7/12
CPC分类号： G11C7/12 , G11C7/065 , G11C11/413
摘要： L'invention concerne un circuit d'aide à la lecture disposé pour renforcer la différence de tension entre une paire de lignes de bit complémentaires (BL, BL ) d'un dispositif mémoire pendant une opération de lecture, le circuit d'aide à la lecture comprenant : un premier transistor (302A, 302B) adapté à être commandé par le niveau de tension d'une première ligne de bit de la paire pour coupler la seconde ligne de bit de la paire à une première tension d'alimentation (V DD ) ; et un deuxième transistor (312A, 312B), connecté directement à la masse, et adapté à être commandé par le niveau de tension sur la seconde ligne de bit pour coupler la première ligne de bit à la masse.
摘要翻译：电路（300）具有P沟道金属氧化物半导体（MOS）晶体管（302A，302B），其中每个晶体管由一对位线的电压电平控制，以在电源电压下耦合该对的另一位线（ VDD）。 N沟道MOS晶体管（312A）直接连接到地，并由后一位线上的电压电平控制，用于将前位线耦合到地。另一个N沟道MOS晶体管（310A）由前一位线的电平控制，用于将前一晶体管的控制端耦合到另一个电源电压。还包括用于在读取操作期间增强存储器件的一对互补位线之间的电压差的方法的独立权利要求。

2. 发明公开

EP2784817A1 Procédé de commande d'un circuit intégré 审中-公开
标题翻译： Verfahren zum Steuern einer integrierten Schaltung
公开(公告)号：EP2784817A1
公开(公告)日：2014-10-01
申请号：EP14160606.1
申请日：2014-03-18
申请人： Commissariat à l'Énergie Atomique et aux Énergies Alternatives , STmicroelectronics SA , STMicroelectronics (Crolles 2) SAS
发明人： Clerc, Sylvain , Abouzeid, Fady , Giraud, Bastien , Noel, Jean-Philippe , Roche, Philippe , Thonnart, Yvain
IPC分类号： H01L27/092 , H01L29/786 , H01L27/118 , H01L27/12 , H03K19/00
CPC分类号： H03K19/0016 , H01L27/0928 , H01L27/11807 , H01L27/1203 , H03K19/0013 , H03K19/01855 , H03K2217/0018
摘要： Procédé de commande d'un circuit intégré, comportant :
-la fourniture (100) d'un circuit intégré comprenant :
• une pluralité de cellules logiques, incluant chacune des premier et second transistors à effet de champ ;
• une cellule d'arbre d'horloge, incluant des troisième et quatrième transistors à effet de champ ;

-l'application (102) de première et seconde différences de potentiel électrique de grille arrière sur les, respectivement, premier et second transistors de mêmes cellules logiques ;
-l'application (104) d'une troisième différence de potentiel électrique de grille arrière sur le troisième transistor, présentant une valeur supérieure à la première différence de potentiel appliquée au même moment, ou
-l'application d'une quatrième différence de potentiel électrique de grille arrière sur le quatrième transistor, présentant une valeur supérieure à la seconde différence de potentiel appliquée au même moment.
摘要翻译：该方法包括提供具有逻辑单元（302）和时钟树单元（421）的集成电路（420）。每个逻辑单元分别具有第一和第二FET，它们分别是正负型MOSFET。时钟树单元包括分别为正和负型MOSFET的第三和第四FET。第一和第二后门电位差（BGPD）被应用于逻辑单元的第一和第二FET。第三个BGPD应用于第三个FET，或第四个BGPD应用于第四个FET。第三个BGPD是正的并且大于同时应用的第一个BGPD。第四个BGPD是正的并且大于并发应用的第二个BGPD。

3. 发明公开

EP1107314A1 Transistors mos durcis 审中-公开
标题翻译： Strahlenfester MOS晶体管
公开(公告)号：EP1107314A1
公开(公告)日：2001-06-13
申请号：EP00410153.1
申请日：2000-12-08
申请人： STMicroelectronics SA
发明人： Roche, Philippe
IPC分类号： H01L27/11 , H01L27/02
CPC分类号： H01L27/11 , H01L27/0255
摘要： L'invention concerne un transistor MOS de type latéral comportant une grille (2) et des régions de drain (4) et de source (3) d'un premier type de conductivité formées dans un substrat (1) d'un deuxième type de conductivité relié à une première alimentation (GND), comprenant une couche enterrée (6) dopée du premier type de conductivité s'étendant sous ladite région de drain et sous une partie de la grille, la couche enterrée étant connectée à la grille par l'intermédiaire d'une liaison à conduction unidirectionnelle.
摘要翻译： N +型栅极区域（2），漏极区域（3）和源极区域（4）形成在接地的P +型衬底（10）上。 N +型埋层（6）在漏极区域延伸并通过二极管（8）连接到栅极区域。 SRAM单元还包含独立声明。

4. 发明公开

EP1892719A1 Cellule logique protégée contre les aléas 审中-公开
标题翻译： Gefahrengeschütztelogische Zelle
公开(公告)号：EP1892719A1
公开(公告)日：2008-02-27
申请号：EP07366003.7
申请日：2007-08-10
申请人： STMICROELECTRONICS SA
发明人： Gasiot, GIlles , Jacquet, Francois , Roche, Philippe
IPC分类号： G11C11/412
CPC分类号： G11C11/4125
摘要： L'invention concerne une cellule mémoire susceptible de mémoriser une information sous la forme d'un premier niveau logique et d'un deuxième niveau logique complémentaires l'un de l'autre, comprenant un premier moyen de stockage (MS1) et un deuxième moyen de stockage (MS2) aptes chacun à mémoriser le premier niveau logique et le deuxième niveau logique.
Selon l'invention, la cellule mémoire comprend également un moyen d'isolement pour, en dehors d'un accès à la cellule mémoire, isoler électriquement une entrée (E1) du premier moyen de stockage d'une sortie (S2) du deuxième moyen de stockage, et / ou une entrée (E2) du deuxième moyen de stockage d'une sortie (S1) du premier moyen de stockage.
Application à la réalisation de mémoires de type SRAM.
摘要翻译：该小区具有分别存储互补逻辑电平的存储单元（MS1，MS2），即锁存器。连接单元将存储单元（MS1）的输入（E1）与存储单元（MS2）的输出（S2）和输出（S1）的存储单元（MS2）的输入（E2）电隔离，在不能访问单元的情况下存储单元（MS1）。连接单元具有在输入（E1）和输出（S2）之间连接有通道的N型晶体管（T1），以及N型晶体管（T2），其另一通道连接在输入（E2）和输出输出（S1）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式