专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明公开

EP0699991A2 Method and apparatus for switching clock signals in a fault-tolerant computer system 失效
标题翻译：方法和装置用于在容错计算机系统中进行切换的时钟信号
公开(公告)号：EP0699991A2
公开(公告)日：1996-03-06
申请号：EP95304733.9
申请日：1995-07-06
申请人： STRATUS COMPUTER, INC.
发明人： Barbera, David R. , Savicki, Franklin M. , Splitz, David E.
IPC分类号： G06F1/06 , G06F1/12
CPC分类号： G06F11/1604 , G06F1/10 , G06F11/1675 , G06F11/20
摘要： The present invention relates to a clock switching circuit (300) which switches between clock signals (BP_4, LOC_32) generated by a local clock unit and those generated by a system clock unit when disabling, and then subsequently enabling, the system clock unit. The clock switching circuit (300) includes a plurality of switching circuits (600, 700, 800) that are arranged and configured to switch between the system and local clock units so as to provide a substantially uninterrupted stream of clock signals (BRD_16, BRD_4) to selected components of a fault-tolerant computer system. This arrangement ensures that information stored on the selected components is not lost during disablement of the system clock unit.
摘要翻译：该电路具有被配置为通过由系统时钟单元产生若干系统时钟信号和逻辑接地信号中的一个向所多路复用的输出线的多路复用器。第二多路复用器被配置成通过由本地时钟单元和逻辑接地信号生成到所述第二多路转换器的输出线几个本地时钟信号中的一个。所述第一和第二多路复用器被配置成进一步的调查做了系统和本地时钟信号通到输出线中的一个。第三多路复用器被布置成接收来自耦合到所述第三多路转换器的输出线的系统和本地时钟信号中的一个。因此，该第三多路复用器通过该系统和本地时钟信号到第三输出线中的一个。时钟控制器基因速率使能信号没有配置所述第三多路复用器以从所述组的输入线的其它的一个切换到其他系统和本地时钟信号的传递到第三输出线，而不的完整性造成不利影响时钟信号通过第三多路转换器。

IPRDB

热门服务

关于我们

友情链接

联系方式