专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

2. 发明公开

EP2779468A1 Min-sum based hybrid non-binary low-density parity check (LDPC) decoder 审中-公开
标题翻译：基于最小总和的混合非二进制低密度奇偶校验（LDPC）解码器
公开(公告)号：EP2779468A1
公开(公告)日：2014-09-17
申请号：EP14151571.8
申请日：2014-01-17
申请人： LSI Corporation
发明人： Wang, Chung-Li , Li, Zongwang , Li, Shu , Zhang, Fan , Yang, Shaohua
IPC分类号： H03M13/11
CPC分类号： H03M13/13 , H03M13/1122 , H03M13/1125 , H03M13/1171 , H03M13/6583
摘要： Systems, methods, devices, circuits for a min-sum based hybrid non-binary low density parity check decoder are disclosed. A data processing system (200) is disclosed including an apparatus for decoding data having a variable node processor (202) and a check node processor (204). The variable node processor is operable to generate variable node to check node messages and to calculate perceived values based on check node to variable node messages. The check node processor is operable to generate the check node to variable node messages and to calculate checksums based on variable node to check node messages. The variable node processor and the check node processor operate on different Galois fields GF(q) and GF(p), which requires transformations (242, 262) of the messages exchanged between the check and variable node processors from GF(q) to GF(p) and vice versa.
摘要翻译：公开了基于最小和的混合非二进制低密度奇偶校验解码器的系统，方法，设备和电路。公开了一种数据处理系统（200），其包括用于解码具有可变节点处理器（202）和校验节点处理器（204）的数据的设备。可变节点处理器可操作以生成变量节点以检查节点消息并且基于校验节点到变量节点消息来计算感知值。校验节点处理器可操作用于生成可变节点消息的校验节点并基于可变节点计算校验和以校验节点消息。变量节点处理器和校验节点处理器在不同的伽罗瓦域GF（q）和GF（p）上操作，这需要在检查和变量节点处理器之间从GF（q）到GF（j）交换的消息的变换（242,262）（p），反之亦然。

IPRDB

热门服务

关于我们

友情链接

联系方式