专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP0530713A3 Nonvolatile memory circuit 失效
标题翻译：非易失性存储器电路
公开(公告)号：EP0530713A3
公开(公告)日：1994-02-02
申请号：EP92114763.3
申请日：1992-08-28
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Matsumoto, Osamu, c/o Intell. Property Div. , Miki, Kazuhiko, c/o Intell. Property Div.
IPC分类号： G11C16/06 , G11C17/12
CPC分类号： G11C17/12 , G11C16/28 , G11C16/30
摘要： The present invention relates to a precharge/discharge nonvolatile memory circuit for detecting signals output from two bit lines on read-cell and dummy cell sides using a flip-flop circuit, comprising a first row decoder (11) on the read-cell side, a second row decoder (11) on the dummy-cell side, a first column decoder (14-1) on the read-cell side, a second column decoder (14-2) on the dummy-cell side, a read cell (12) selected by the first row decoder (11) and the first column decoder (14-1), a dummy cell (15) selected by the second row decoder (11) and the second column decoder (14-2), first and second precharge transistors (P1, P2) for performing a precharge operation, first and second discharge transistors (D1, D2) for performing a discharge operation, the flip-flop circuit (18), a discharge control circuit (21) for generating a discharge signal, and a precharge control circuit (22) for generating a precharge signal after the discharge signal is generated from the discharge control circuit (21).
摘要翻译：本发明涉及一种使用触发器电路来检测从读取单元和伪单元侧的两条位线输出的信号的预充电/放电非易失性存储器电路，包括在读取单元侧的第一行解码器（11）虚拟单元一侧的第二行解码器（11），读取单元一侧的第一列解码器（14-1），虚拟单元一侧的第二列解码器（14-2），读取单元第一行解码器（11）和第一列解码器（14-1）选择的虚拟单元（15），由第二行解码器（11）和第二列解码器（14-2）选择的虚拟单元用于执行预充电操作的第一预充电晶体管（P1，P2），用于执行放电操作的第一和第二放电晶体管（D1，D2），触发器电路（18），用于产生放电的放电控制电路（21）信号;以及预充电控制电路（22），用于在放电控制信号产生放电信号之后产生预充电信号 ol电路（21）。

2. 发明授权

EP0530713B1 Nonvolatile memory circuit 失效
标题翻译：非易失性存储器电路
公开(公告)号：EP0530713B1
公开(公告)日：1998-05-06
申请号：EP92114763.3
申请日：1992-08-28
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Matsumoto, Osamu, c/o Intell. Property Div. , Miki, Kazuhiko, c/o Intell. Property Div.
IPC分类号： G11C16/06 , G11C17/12
CPC分类号： G11C17/12 , G11C16/28 , G11C16/30

3. 发明公开

EP0530713A2 Nonvolatile memory circuit 失效
标题翻译： NichtflüchtigeSpeicherschaltung。
公开(公告)号：EP0530713A2
公开(公告)日：1993-03-10
申请号：EP92114763.3
申请日：1992-08-28
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Matsumoto, Osamu, c/o Intell. Property Div. , Miki, Kazuhiko, c/o Intell. Property Div.
IPC分类号： G11C16/06 , G11C17/12
CPC分类号： G11C17/12 , G11C16/28 , G11C16/30
摘要： The present invention relates to a precharge/discharge nonvolatile memory circuit for detecting signals output from two bit lines on read-cell and dummy cell sides using a flip-flop circuit, comprising a first row decoder (11) on the read-cell side, a second row decoder (11) on the dummy-cell side, a first column decoder (14-1) on the read-cell side, a second column decoder (14-2) on the dummy-cell side, a read cell (12) selected by the first row decoder (11) and the first column decoder (14-1), a dummy cell (15) selected by the second row decoder (11) and the second column decoder (14-2), first and second precharge transistors (P1, P2) for performing a precharge operation, first and second discharge transistors (D1, D2) for performing a discharge operation, the flip-flop circuit (18), a discharge control circuit (21) for generating a discharge signal, and a precharge control circuit (22) for generating a precharge signal after the discharge signal is generated from the discharge control circuit (21).
摘要翻译：本发明涉及一种预充电/放电非易失性存储电路，用于使用触发器电路来检测从读取单元和虚设单元侧的两个位线输出的信号，该触发器电路包括读单元侧的第一行解码器（11）虚拟单元侧的第二行解码器（11），读取单元侧的第一列解码器（14-1），虚拟单元侧的第二列解码器（14-2），读取单元由第一行解码器（11）和第一列解码器（14-1）选择的第二行解码器（11）和第二列解码器（14-2）选择的虚拟单元（15），第一和第用于执行预充电操作的第二预充电晶体管（P1，P2），用于进行放电操作的第一和第二放电晶体管（D1，D2），触发器电路（18），用于产生放电的放电控制电路信号，以及用于在从放电控制产生放电信号之后产生预充电信号的预充电控制电路（22）（21）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式