专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

EP0337993A1 PARALLEL PROCESSING STATE ALIGNMENT 失效
标题翻译：条件调整并行处理。
公开(公告)号：EP0337993A1
公开(公告)日：1989-10-25
申请号：EP87906856.0
申请日：1987-07-23
申请人： BELL COMMUNICATIONS RESEARCH, INC.
发明人： VOLLARO, John, Richard
IPC分类号： G06F15 , G06F9
CPC分类号： G06F9/4806 , G06F9/54 , G06F15/17
摘要： Des circuits et une méthodologie correspondante, utilisés dans le cadre d'un traitement en parallèle pour aligner les divers états de traitement des processeurs autonomes (100, 1100, 2100) communiquant par l'intermédiaire d'un bus commun (301) permettent la préservation de l'ordre d'exécution et d'alignement des états de traitement d'un processeur à l'autre. Cette préservation s'effectue par l'adjonction à chaque processeur d'un réseau d'alignement d'états (50, 1050, 2050) pour inhiber la génération de signaux de référence dans chaque intervalle du générateur de référence global (110) pris isolément. Le générateur de référence n'est réenclenché que lorsque tout le traitement est terminé dans l'ordre requis par la répartition des taches entre les processeurs. Pour obtenir une efficacité maximale, le réseau d'alignement d'états (50, 1050, 2050) comporte un système (300, 1300, 2300) destiné à détecter les périodes de retard entre les taches programmées et à permettre le passage automatiqe à l'état exigeant un traitement qui suit immédiatement.

2. 发明授权

EP0337993B1 PARALLEL PROCESSING STATE ALIGNMENT 失效
标题翻译：并行处理状态对齐
公开(公告)号：EP0337993B1
公开(公告)日：1992-10-21
申请号：EP87906856.7
申请日：1987-07-23
申请人： BELL COMMUNICATIONS RESEARCH, INC.
发明人： VOLLARO, John, Richard
IPC分类号： G06F15/16 , G06F9/46
CPC分类号： G06F9/4806 , G06F9/54 , G06F15/17
摘要： Circuitry, and associated methodology, in a parallel processing environment for aligning the various processing states of the autonomous processors (100, 1100, 2100) communicating over a common bus (301) assures that the order of execution and alignment of processing states is preserved across processors. This is effected by augmenting each processor with a state alignment network (50, 1050, 2050) for inhibiting, within one interval of the global reference generator (110), generation of global reference signals. The reference generator is restarted only after all processing is completed in the order required by the allocation of tasks among the processors. To provide maximal efficiency, the state alignment network (50, 1050, 2050) incorporates an arrangement (300, 1300, 2300) to detect periods of delay between scheduled tasks and to automatically advance to the next immediate state requiring processing.

3. 发明公开

EP0380481A1 SELECTIVE RECEIVER FOR EACH PROCESSOR IN A MULTIPLE PROCESSOR SYSTEM 失效
标题翻译：选择性接收器，每个处理器在多计算机系统。
公开(公告)号：EP0380481A1
公开(公告)日：1990-08-08
申请号：EP88904138.0
申请日：1988-04-20
申请人： BELL COMMUNICATIONS RESEARCH, INC.
发明人： COHEN, David, Mordecai , GOPINATH, Bhaskarpillai , VOLLARO, John, Richard
IPC分类号： G06F15 , G06F13
CPC分类号： G06F15/17
摘要： Procédé et circuit dans un système de traitement en parallèle (50) pour partager l'espace d'adresse parmi une pluralité de processeurs autonomes (110, 210, 310) communiquant par un bus commun, dans le but d'obtenir un environnement de stockage et de transfert de données efficace et non destructif. Ce résultat est obtenu en augmentant chaque processeur avec des moyens tampons (p.ex. 140) pour stocker des données reçues du bus, et des moyens (p.ex. 120, 130) pour valider sélectivement les moyens tampons et accepter les segments de données ayant des adresses affectées au processeur donné. Pour éviter la superposition d'écriture de données lors de conflits de bus, les moyens tampons sont conçus pour stocker des données d'après un système premier entré, premier sorti et pour commander les états de traitement et le transfert de données en correspondance aux états respectifs du bus et des processeurs.

你已经成功收藏专利！

检索式保存成功!

IPRDB