专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

71. 发明授权

EP0801393B1 Circuit for determining completion of pre-charge of a generic bit line, particularly for non-volatile memories 失效
标题翻译：电路，用于确定一个通用的位线的满充电，特别是对非易失性存储器
公开(公告)号：EP0801393B1
公开(公告)日：2004-03-10
申请号：EP96830197.8
申请日：1996-04-09
申请人： STMicroelectronics S.r.l.
发明人： Pascucci, Luigi
IPC分类号： G11C7/00 , G11C16/06
CPC分类号： G11C7/12 , G11C7/14 , G11C16/24

72. 发明公开

EP1282131A2 Reference generator circuit and method for nonvolatile memory devices 有权
标题翻译：参考报告错误报告错误
公开(公告)号：EP1282131A2
公开(公告)日：2003-02-05
申请号：EP02255341.6
申请日：2002-07-31
申请人： STMicroelectronics, Inc.
发明人： Michael, Oron , Sever, Illan
IPC分类号： G11C7/14 , G11C16/28
CPC分类号： G11C16/28 , G11C5/147 , G11C7/14
摘要： Reference generator circuitry for providing a reference to sense amplifiers in a flash memory device. The circuitry includes a reference current generator for generating a reference current for use by the sense amplifier circuits. A current buffer circuit in the flash memory device mirrors the reference current and applies a plurality of mirrored reference currents to the reference inputs of the sense amplifiers. A startup circuit is utilized in order to provide a fast settling time of the reference node appearing at the input of the sense amplifiers. The startup circuit includes first and second discharge current stages, with the first discharge current stage discharging the charge appearing at the reference node input of the sense amplifiers based upon a bandgap reference current. The second discharge current stage discharging the charge appearing at the reference node input of the sense amplifiers based upon the reference current. Each discharge current stage utilizes feedback to gradually decrease the rate of discharge by the discharge current stage so that the discharge current stages are disabled by the time the voltage appearing at the reference node input of the sense amplifiers reaches the desired voltage level.
摘要翻译：参考发生器电路，用于提供闪速存储器件中的读出放大器的参考。电路包括用于产生由读出放大器电路使用的参考电流的参考电流发生器。闪速存储器件中的当前缓冲电路反映参考电流，并将多个镜像参考电流施加到读出放大器的基准输入。利用启动电路来提供出现在读出放大器的输入端处的参考节点的快速建立时间。启动电路包括第一和第二放电电流级，其中第一放电电流级基于带隙参考电流对出现在读出放大器的参考节点输入端的电荷进行放电。基于参考电流，第二放电电流级对出现在读出放大器的参考节点输入端的电荷进行放电。每个放电电流级利用反馈来逐渐降低放电电流级的放电速率，使得在感测放大器的参考节点输入处出现的电压达到期望电压电平的时候，放电电流级被禁止。

73. 发明公开

EP1248260A1 Architecture and scheme for a non-strobed read sequence 审中-公开
标题翻译：建筑师和Verfahren fel eine非频闪的Lesesequenz
公开(公告)号：EP1248260A1
公开(公告)日：2002-10-09
申请号：EP02252405.2
申请日：2002-04-03
申请人： Saifun Semiconductors Ltd
发明人： Maayan, Eduardo , Sofer, Yair , Eliyahu, Ron , Eitan, Boaz
IPC分类号： G11C7/06 , G11C7/14
CPC分类号： G11C7/062 , G11C7/14 , G11C16/28
摘要： An architecture and method for implementing a non-strobed operation on an array cell within a memory array in which a reference unit is provided for emulating the response of an array cell during a desired operation, for example, a read, program verify, erase verify or other types of read operations. The reference unit includes a reference cell which is driven by a non-strobed gate voltage. The architecture and method permit relatively noise-free array cell interrogations at close to ground voltage levels.
摘要翻译：要读取的单元（10a）连接在两个位线（BLS，BLD）之间，并且所有位线连接到Y解码器（12），将线连接到电源线（14）和感测线（16））。可以生成一个输出数据的感测模块（100）使用由非选通栅极电压驱动的参考单元（104）。包括用于感测从存储器单元接收的接地信号的方法的独立权利要求。

74. 发明公开

EP1152427A3 Semiconductor memory device 有权
标题翻译：半导体存储器件
公开(公告)号：EP1152427A3
公开(公告)日：2002-08-14
申请号：EP01303711.4
申请日：2001-04-24
申请人： Sharp Kabushiki Kaisha
发明人： Takata, Masahiro , Takata, Hidekazu
IPC分类号： G11C7/14 , G11C16/28 , G11C7/12
CPC分类号： G11C7/14 , G11C16/28
摘要： A semiconductor memory device includes a plurality of memory banks each including a plurality of memory cells, one of which is selectable in accordance with an address signal; a memory bit line for receiving a read voltage from the selected memory cell; a reference cell for outputting a reference voltage; a reference bit line for receiving the reference voltage; a comparison and amplification device for amplifying a difference between a voltage from the memory bit line and a voltage from the reference bit line; and a load capacitance adjusting device for providing a third load capacitance to the reference bit line so that a first load capacitance between the selected memory cell and the comparison and amplification device is substantially equal to a second load capacitance between the reference cell and the comparison and amplification device.
摘要翻译：半导体存储器件包括多个存储体，每个存储体包括多个存储单元，其中一个存储单元可以根据地址信号进行选择; 存储器位线，用于从所选择的存储器单元接收读取电压; 用于输出参考电压的参考单元; 用于接收参考电压的参考位线; 比较和放大装置，用于放大来自存储器位线的电压和来自参考位线的电压之间的差值; 以及负载电容调整装置，用于向所述参考位线提供第三负载电容，使得所选择的存储器单元与所述比较放大装置之间的第一负载电容基本上等于所述参考单元与所述比较之间的第二负载电容，以及放大器。

75. 发明授权

EP0713223B1 Bit line sensing in a memory array 失效
标题翻译：读取存储器阵列中的位线
公开(公告)号：EP0713223B1
公开(公告)日：2002-07-03
申请号：EP95308019.9
申请日：1995-11-09
申请人： STMicroelectronics Limited
发明人： McIntyre, Hugh
IPC分类号： G11C7/00 , G11C16/06 , G11C11/409
CPC分类号： G11C16/28 , G11C7/14 , G11C11/4099

76. 发明公开

EP1164593A1 Dispositif de régulation de tension pour cellule de référence d'une mémoire vive dynamique, cellule de référence, mémoire et procédé associé 审中-公开
标题翻译：电压调节器，用于动态存储器的参考单元，且对应的参考单元，存储器装置和方法
公开(公告)号：EP1164593A1
公开(公告)日：2001-12-19
申请号：EP01401426.0
申请日：2001-06-01
申请人： STMicroelectronics S.A.
发明人： Ferrant, Richard
IPC分类号： G11C7/10 , G11C11/4099
CPC分类号： G11C11/4099 , G11C7/14
摘要： Le dispositif 5 de régulation de tension pour cellule de référence 1 d'une mémoire vive dynamique organisée en lignes et en colonnes, comprenant une pluralité de cellules mémoire, comprend au moins une capacité 6 de valeur prédéterminée apte à être déchargée lors d'un accès mémoire.
摘要翻译：电压调节单元（5）是用于行和列存储器中的参考。有在存储器访问进行放电预定值angepasst的容量（6）。

77. 发明公开

EP1163677A1 INTEGRIERTER SPEICHER MIT SPEICHERZELLEN UND REFERENZZELLEN UND ENTSPRECHENDES BETRIEBSVERFAHREN 有权
标题翻译：带记忆单元和参考单元及相应的操作方法集成内存
公开(公告)号：EP1163677A1
公开(公告)日：2001-12-19
申请号：EP00918693.3
申请日：2000-03-10
申请人： Infineon Technologies AG
发明人： BÖHM, Thomas , BRAUN, Georg , MANYOKI, Zoltan , RÖHR, Thomas , HOENIGSCHMID, Heinz
IPC分类号： G11C11/22 , G11C7/14
CPC分类号： G11C7/14 , G11C11/22
摘要： The integrated memory has two first switching elements (S1) which each connect a bit line (BL0, bBL0) of a first bit line pair to a bit line (BL1, bBL1) of a second bit line pair; and two second switching elements (S2) which each connect one of the reference cells (RC') of one bit line pair (BL0, bBL0) to the bit line (BL1, bBL1) of the other bit line pair that is not connected to the bit line allocated to this reference cell (RC') by the corresponding first switching element. Information is rewritten into the reference cells (RC, RC') through the read amplifier (SAi).

78. 发明公开

EP1163675A1 INTEGRIERTER SPEICHER MIT SPEICHERZELLEN UND REFERENZZELLEN SOWIE BETRIEBSVERFAHREN FÜR EINEN SOLCHEN SPEICHER 有权
标题翻译：随着对这种存储器存储单元和参考单元及其操作方法集成内存
公开(公告)号：EP1163675A1
公开(公告)日：2001-12-19
申请号：EP00918694.1
申请日：2000-03-10
申请人： Infineon Technologies AG
发明人： BÖHM, Thomas , BRAUN, Georg , HÖNIGSCHMID, Heinz , MANYOKI, Zoltan , RÖHR, Thomas
IPC分类号： G11C7/14 , G11C11/22
CPC分类号： G11C11/22 , G11C7/14
摘要： The inventive memory has identically structured memory cells (MC) and reference cells (RC). Reference information is written into the reference cells (RC) by means of the reference cells (RC) being uncoupled from the read amplifiers (SAi) with first switching elements (S1) and the part of the bit lines (BLi, bBLi) that is connected to the reference cells (RC) being electrically connected to a potential line (P1) that conducts the reference information with second switching elements (S2).

79. 发明授权

EP0872848B1 Circuit de lecture de mémoire avec dispositif de précharge à commande dynamique. 失效
标题翻译：存储器读出电路与动态控制传票装置
公开(公告)号：EP0872848B1
公开(公告)日：2001-06-20
申请号：EP98460008.0
申请日：1998-04-09
申请人： STMicroelectronics S.A.
发明人： Yero, Emilio Miguel, c/o Cabinet Ballot-Schmit
IPC分类号： G11C16/06 , G11C7/00
CPC分类号： G11C7/12 , G11C7/14 , G11C16/28

80. 发明授权

EP0638903B1 Read write memory with negative feedback-controlled dummy memory circuit 失效
标题翻译：阅读与负反馈盲存储器电路/写存储器
公开(公告)号：EP0638903B1
公开(公告)日：1999-12-01
申请号：EP94112354.9
申请日：1994-08-08
申请人： NEC CORPORATION
发明人： Okamura, Hitoshi
IPC分类号： G11C7/00 , G11C11/419
CPC分类号： G11C11/419 , G11C7/14

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式