专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明公开

EP1108249A1 PROCEDE DE SECURISATION DU TRAITEMENT D'UNE INFORMATION SENSIBLE DANS UN MODULE DE SECURITE MONOLITHIQUE, ET MODULE DE SECURITE ASSOCIE 有权
标题翻译：安全程序在一个单片安全模块安全有关的信息的处理，以及相应的安全模块
公开(公告)号：EP1108249A1
公开(公告)日：2001-06-20
申请号：EP00946036.1
申请日：2000-06-29
申请人： BULL CP8
发明人： HAZARD, Michel
IPC分类号： G07F7/10 , G06F11/00
CPC分类号： G06Q20/3829 , G06F21/52 , G06F21/755 , G06Q20/3672
摘要： The invention concerns a method for making secure the processing of a sensitive information in a monolithic structure security module, said module comprising data processing means (9) and means for storing (3, 4) data to be processed by said processing means. The invention is characterised in that it comprises the following steps: selecting a sensitive information in the storage means; determining (7) a specific integrity condition of said information; scanning the information and transmitting it (1) to the processing means; controlling (11) while the information is being processed that the specific condition is fulfilled; blocking the information processing in the event that the specific condition is not fulfilled. The invention also concerns the associated security module.

62. 发明公开

EP1085393A2 Signal processing device 审中-公开
标题翻译： Signalverarbeitungsvorrichtung
公开(公告)号：EP1085393A2
公开(公告)日：2001-03-21
申请号：EP00119470.3
申请日：2000-09-15
申请人： KABUSHIKI KAISHA TOSHIBA
发明人： Nakano, Hiroo, c/o Intellectual Property Division
IPC分类号： G06F1/00
CPC分类号： G06F21/77 , G06F9/3869 , G06F21/75 , G06F21/755 , G06F2207/7219 , G06K19/073 , G06K19/07363
摘要： The signal processing device 100 is composed of a CPU 1 for executing instruction sequences for such as a routine of verifying a password, a memory 2 for storing secret data such as the password and so forth, a random signal generation circuit 4 for generating a wait signal 3 which is output in order to halt the operation of the CPU 1. Particularly, the CPU 1 is provided with a wait signal input terminal 1a for receiving the wait signal 3. When the wait signal 3 is input, the CPU 1 halts its operation for a short time such as one to several clocks.
In accordance with the signal processing device, the operation of the CPU can be deferred for a short time in an arbitrary timing in order to make it difficult to analyze the operation of the CPU without incurring substantial overhead on the processing time of the internal CPU. As a result, it is possible to improve the reliability of the signal processing device and enhance the impenetrability against the analysis of the signal processing device.
摘要翻译：信号处理装置100由用于执行例如验证密码的指令序列的CPU1，用于存储诸如密码等的秘密数据的存储器2构成，用于产生等待的随机信号发生电路4 输出信号3，以便中止CPU1的操作。特别地，CPU 1设置有用于接收等待信号3的等待信号输入端子1a。当输入等待信号3时，CPU 1停止其操作时间短，如一到几个时钟。根据信号处理装置，可以在任意定时的时间内延迟CPU的操作，以使得难以分析CPU的操作，而不会在内部CPU的处理时间引起实质的开销。结果，可以提高信号处理装置的可靠性，并提高对信号处理装置的分析的不可穿透性。

63. 发明公开

EP1080400A1 VERFAHREN UND VORRICHTUNG ZUM VERARBEITEN VON DATEN 有权
标题翻译：方法和设备来处理数据
公开(公告)号：EP1080400A1
公开(公告)日：2001-03-07
申请号：EP99934500.2
申请日：1999-05-14
申请人： Infineon Technologies AG
发明人： SEDLAK, Holger , SÖHNE, Peter , SMOLA, Michael , WALLSTAB, Stefan
IPC分类号： G06F1/00
CPC分类号： G06F21/75 , G06F7/723 , G06F21/755 , G06F2207/7223 , G06F2207/7266 , G06F2211/008 , G06F2221/2107 , G06K19/073
摘要： The invention relates to a method for encoding and/or decoding data, according to which the data are designated for encoding or decoding in an encoding or decoding step which is chosen from several alternative, equivalent encoding or decoding steps and/or consists of several partial encoding or decoding steps to be processed sequentially. The selected encoding or decoding step is chosen randomly and/or the encoding or decoding steps are modified randomly.

64. 发明公开

EP1068668A2 SCHALTUNGSANORDNUNG ZUM VERARBEITEN VON DATENSIGNALEN 有权
标题翻译：电路用于处理数据信号
公开(公告)号：EP1068668A2
公开(公告)日：2001-01-17
申请号：EP99950637.1
申请日：1999-09-24
申请人： Koninklijke Philips Electronics N.V. , Philips Corporate Intellectual Property GmbH
发明人： MALZAHN, Ralf
IPC分类号： H03K3/00
CPC分类号： G06F21/755
摘要： The invention relates to a circuit which comprises a stage for processing data signals that are supplied to said stage at intervals of time which are determined by a clock signal. The sequence of the intervals can also be predetermined. The aim of the invention is to design the circuit in such a way that the data signal-dependent power input can be masked. To this end, in a certain portion of each of the intervals, modified data signals are supplied to the circuit instead of the data signals to be processed.

65. 发明公开

EP0977108A3 Anordnung zur elektronischen Verarbeitung von Datensignalen 审中-公开
标题翻译：安排数据信号的电子处理
公开(公告)号：EP0977108A3
公开(公告)日：2001-01-17
申请号：EP99202380.4
申请日：1999-07-20
申请人： Philips Corporate Intellectual Property GmbH , Koninklijke Philips Electronics N.V.
发明人： Rabeler, Thorwald, c/o Philips Corp. Intel. P.GmbH
IPC分类号： G06F1/00 , G06F9/38
CPC分类号： G07F7/1008 , G06F9/3802 , G06F9/3869 , G06F12/1408 , G06F21/71 , G06F21/75 , G06F21/755 , G06F2207/7219 , G06Q20/341 , G07F7/082
摘要： Beschrieben wird eine Anordnung zur elektronischen Verarbeitung von Datensignalen mit einer Befehls-Ausführeinheit ( Execution") und einer Befehls-Speichereinheit, die über eine Befehls-Holeinheit ( Prefetch") miteinander zum Austausch von Adreß- und/oder Befehlssignalen verknüpft sind, worin zum Ausführen eines Befehls zunächst von der Befehls-Holeinheit ein oder mehrere Adreßsignale an die Befehls-Speichereinheit geleitet werden zum Auswählen vorgebbarer, in der Befehls-Speichereinheit gespeicherter Befehlssignale, welche daraufhin von der Befehls-Speichereinheit über die Befehls-Holeinheit an die Befehls-Ausführeinheit weitergeleitet werden und worin der Befehls-Ausführeinheit außerdem von der Befehls-Holeinheit ein Verriegelungssignal zugeleitet wird, durch das die Ausführung eines jeweiligen Befehls in der Befehls-Ausführeinheit auf die Übermittlung eines oder mehrerer Befehlssignale hin so lange verhindert wird, bis alle zur Ausführung des jeweiligen Befehls notwendigen Befehlssignale der Befehls-Ausführeinheit verfügbar sind (Soll-Ausführungszeitpunkt), ferner umfassend eine Zufallsgeneratoreinheit und eine mit dieser verbundene Sperrstufe, wobei die Sperrstufe in die zur Übertragung des Verriegelungssignals dienende Verknüpfung zwischen der Befehls-Holeinheit und der Befehls-Ausführeinheit eingefügt ist und von der Zufallsgeneratoreinheit zum Verlängern der Dauer des Anliegens des Verriegelungssignals über den Soll-Ausführungszeitpunkt hinaus um eine gemäß einer Zufallsfunktion gewählte Zeitspanne angesteuert wird. Mit der erfindungsgemäßen Anordnung wird das Zeitverhalten derart verzerrt, daß Zeitattacken erschwert oder unmöglich gemacht werden.

66. 发明公开

EP0977108A2 Anordnung zur elektronischen Verarbeitung von Datensignalen 审中-公开
公开(公告)号：EP0977108A2
公开(公告)日：2000-02-02
申请号：EP99202380.4
申请日：1999-07-20
申请人： Philips Corporate Intellectual Property GmbH , Koninklijke Philips Electronics N.V.
发明人： Rabeler, Thorwald, c/o Philips Corp. Intel. P.GmbH
IPC分类号： G06F1/00
CPC分类号： G07F7/1008 , G06F9/3802 , G06F9/3869 , G06F12/1408 , G06F21/71 , G06F21/75 , G06F21/755 , G06F2207/7219 , G06Q20/341 , G07F7/082
摘要： Beschrieben wird eine Anordnung zur elektronischen Verarbeitung von Datensignalen mit einer Befehls-Ausführeinheit ( Execution") und einer Befehls-Speichereinheit, die über eine Befehls-Holeinheit ( Prefetch") miteinander zum Austausch von Adreß- und/oder Befehlssignalen verknüpft sind, worin zum Ausführen eines Befehls zunächst von der Befehls-Holeinheit ein oder mehrere Adreßsignale an die Befehls-Speichereinheit geleitet werden zum Auswählen vorgebbarer, in der Befehls-Speichereinheit gespeicherter Befehlssignale, welche daraufhin von der Befehls-Speichereinheit über die Befehls-Holeinheit an die Befehls-Ausführeinheit weitergeleitet werden und worin der Befehls-Ausführeinheit außerdem von der Befehls-Holeinheit ein Verriegelungssignal zugeleitet wird, durch das die Ausführung eines jeweiligen Befehls in der Befehls-Ausführeinheit auf die Übermittlung eines oder mehrerer Befehlssignale hin so lange verhindert wird, bis alle zur Ausführung des jeweiligen Befehls notwendigen Befehlssignale der Befehls-Ausführeinheit verfügbar sind (Soll-Ausführungszeitpunkt), ferner umfassend eine Zufallsgeneratoreinheit und eine mit dieser verbundene Sperrstufe, wobei die Sperrstufe in die zur Übertragung des Verriegelungssignals dienende Verknüpfung zwischen der Befehls-Holeinheit und der Befehls-Ausführeinheit eingefügt ist und von der Zufallsgeneratoreinheit zum Verlängern der Dauer des Anliegens des Verriegelungssignals über den Soll-Ausführungszeitpunkt hinaus um eine gemäß einer Zufallsfunktion gewählte Zeitspanne angesteuert wird.
Mit der erfindungsgemäßen Anordnung wird das Zeitverhalten derart verzerrt, daß Zeitattacken erschwert oder unmöglich gemacht werden.
摘要翻译：处理器具有执行单元和存储。数据信号在预取单元中组合。处理器使用命令存储和执行单元，随机发生器和阻塞级。

67. 发明授权

EP2873022B1 PROCÉDÉ DE TRAITEMENT COMPARATIF SÉCURISÉ 有权转让
公开(公告)号：EP2873022B1
公开(公告)日：2018-09-19
申请号：EP13734790.2
申请日：2013-07-09
申请人： Morpho
发明人： BERTHIER, Maël
IPC分类号： G06F21/55 , G06F21/75
CPC分类号： G06F21/556 , G06F21/755 , G06F2221/034 , G06F2221/2123

68. 发明授权

EP3214566B1 PREVENTING SIDE CHANNEL ATTACKS ON A CPU 有权
公开(公告)号：EP3214566B1
公开(公告)日：2018-09-12
申请号：EP16464003.9
申请日：2016-03-01
申请人： Siemens Aktiengesellschaft
发明人： Pitu, Ciprian-Leonard
IPC分类号： G06F21/55 , G06F21/75 , G09C1/00 , H04L9/00
CPC分类号： G06F21/75 , G06F21/755 , G06F2207/7219 , G09C1/00 , H04L9/003 , H04L2209/046 , H04L2209/08
摘要： Method implemented in a computer system for preventing side channel attacks on a first CPU (M-CPU), the method including the following steps: - selecting at random an instruction (In) from the instruction pool (IP) of this first CPU (M-CPU), - generating random data to be used as operands (Op) for the selected instruction (In), - executing the random instruction (In) using the random data as operands (Op) in a second CPU (H-CPU) during operation of the first CPU (M-CPU), - discarding the data generated by the second CPU (H-CPU).

69. 发明公开

EP3327985A1 BROUILLAGE DU FONCTIONNEMENT D'UN CIRCUIT INTÉGRÉ 审中-公开
公开(公告)号：EP3327985A1
公开(公告)日：2018-05-30
申请号：EP17168081.2
申请日：2017-04-25
申请人： PROTON WORLD INTERNATIONAL N.V. , STMICROELECTRONICS (ROUSSET) SAS
发明人： MODAVE, Jean-Louis , MARINET, Fabrice , PEETERS, Michael
IPC分类号： H04L9/00 , G06F21/75
CPC分类号： G06F21/556 , G06F21/72 , G06F21/75 , G06F21/755 , G06F21/76 , H04L9/002 , H04L2209/043 , H04L2209/08
摘要： L'invention concerne un procédé de protection d'au moins une fonction (3) d'un circuit intégré contre des attaques par canaux cachés, dans lequel une configuration de la fonction est modifiée, une configuration courante (CFG[i]) étant choisie parmi un ensemble de configurations et la durée d'application des différentes configurations changeant d'une configuration à l'autre.

70. 发明公开

EP3264311A1 A PROTECTION METHOD AND DEVICE AGAINST A SIDE-CHANNEL ANALYSIS 有权
标题翻译：一种防止边道分析的保护方法和装置
公开(公告)号：EP3264311A1
公开(公告)日：2018-01-03
申请号：EP16176714.0
申请日：2016-06-28
申请人： ESHARD
发明人： GAGNEROT, Georges
IPC分类号： G06F21/55 , H04L9/00
CPC分类号： H04L9/0631 , G06F21/568 , G06F21/755 , G09C1/00 , H04L9/003 , H04L9/0869 , H04L9/0877 , H04L2209/12
摘要： The invention relates to a method for executing by a circuit an operation, the method comprising: executing a first operation to process an input data, the circuit generating during the execution of the first operation a first signal (PT1, PT2); and executing in the circuit a second operation receiving the input data and configured to add to the first signal, between first and second instants (t1, t2) during the execution of the first operation, a continuous second signal (DP1, DP2, PP1, PP2), the combination of the first and second signal forming a resultant signal in which the second signal is indistinctly measurable with the first signal from outside of the circuit, the second signal and the resultant signal varying as a function of the input data.
摘要翻译：本发明涉及一种用于由电路执行操作的方法，所述方法包括：执行第一操作以处理输入数据，所述电路在执行第一操作期间生成第一信号（PT1，PT2）; 以及在所述电路中执行接收所述输入数据并且被配置为在所述第一操作的执行期间的第一时刻和第二时刻（t1，t2）之间向所述第一信号添加连续的第二信号（DP1，DP2，PP1， PP2），第一和第二信号的组合形成结果信号，其中第二信号可以用来自电路外部的第一信号不可测地测量，第二信号和结果信号作为输入数据的函数而变化。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式