专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

EP0817042B1 A multiprocessing system including an apparatus for optimizing spin-lock operations 失效
标题翻译：多处理器系统，具有优化自旋锁操作手段
公开(公告)号：EP0817042B1
公开(公告)日：2004-05-26
申请号：EP97304611.3
申请日：1997-06-27
申请人： Sun Microsystems, Inc.
发明人： Hagersten, Erik E.
IPC分类号： G06F9/46 , G06F12/08
CPC分类号： G06F12/0828 , G06F9/466 , G06F12/0813 , G06F2212/2542

22. 发明公开

EP1363196A1 System with interfaces, a switch and a memory bridge with cc-numa (cache-coherent non-uniform memory access) 有权
标题翻译： System mit Schnittstellen，einem Schalter und einerSpeicherbrückemit cc-numa（cache-coherent non-uniform memory access）
公开(公告)号：EP1363196A1
公开(公告)日：2003-11-19
申请号：EP02025689.7
申请日：2002-11-20
申请人： Broadcom Corporation
发明人： Rowlands, Joseph B.
IPC分类号： G06F13/14
CPC分类号： G06F13/4027 , G06F9/3004 , G06F9/30072 , G06F9/30087 , G06F12/082 , G06F2212/2542
摘要： A node comprises at least an interconnect, one or more coherent agents coupled to the interconnect, and a memory bridge coupled to the interconnect. The memory bridge is configured to maintain coherency on the interconnect on behalf of other nodes. In one embodiment, the interconnect does not permit retry of a transaction initiated thereon, and the memory bridge is configured to provide a response during a response phase of the transaction based on a state of a coherency block accessed by the transaction in the other nodes. In another embodiment, the node further comprises a plurality of interface circuits and a switch. Each of the plurality of interface circuits is configured to couple to an interface to receive coherency commands from other nodes. The switch is configured to selectively couple the plurality of interface circuits to the memory bridge to transmit the coherency commands to the memory bridge.
摘要翻译：节点包括至少互连，耦合到互连的一个或多个相干代理以及耦合到互连的存储器桥。内存桥被配置为在互连上维持代表其他节点的一致性。在一个实施例中，互连不允许对其上发起的事务的重试，并且存储器桥被配置为基于由其他节点中的事务访问的一致性块的状态在事务的响应阶段期间提供响应。在另一个实施例中，节点还包括多个接口电路和开关。多个接口电路中的每一个被配置为耦合到接口以从其他节点接收相干命令。开关被配置为选择性地将多个接口电路耦合到存储器桥以将相干命令传送到存储器桥。

23. 发明授权

EP0881574B1 Dispositif d'instrumentation pour machine avec mémoire à accès non uniforme. 失效
标题翻译：对于具有非均匀存储器访问的机器仪表装置
公开(公告)号：EP0881574B1
公开(公告)日：2003-07-30
申请号：EP98401147.8
申请日：1998-05-14
申请人： BULL S.A.
发明人： Bordaz, Thierry , Sorace, Jean-Dominique
IPC分类号： G06F11/34 , G06F12/08
CPC分类号： G06F11/348 , G06F12/0813 , G06F2201/87 , G06F2201/88 , G06F2201/885 , G06F2212/2542
摘要： The machine has non-uniform access memory comprising several modules (10,20,40,60), each of which has a part (6,26,46,66). The part (6) at least includes a table (8) for managing local access to a part of memory (5) local to the module (10) and a table (9) for managing access to a part of memory, remote for the module (10), via a bus system (7). The machine includes a counter (81) for access to the part of the local memory (5) without the necessity of transaction with a remote module A counter for access to the local memory part (5) necessitates at least a transaction with a remote module. A counter for access to a remote memory part without the need for a transaction with a remote module. A counter for access to a remote memory part which requires a transaction with a remote module.

24. 发明授权

EP0817070B1 Multiprocessing system employing a coherency protocol including a reply count 失效
标题翻译：一致性协议多计算机系统包括多个答案
公开(公告)号：EP0817070B1
公开(公告)日：2003-06-04
申请号：EP97304600.6
申请日：1997-06-27
申请人： Sun Microsystems, Inc.
发明人： Hagersten, Erik E. , Loewenstein, Paul N.
IPC分类号： G06F12/08
CPC分类号： G06F12/0817 , G06F12/0813 , G06F2212/2542

25. 发明公开

EP0817072A3 A multiprocessing system configured to store coherency state within multiple subnodes of a processing node 失效
标题翻译：多处理器系统被配置为在一个处理节点的多个子节点存储一致性条件
公开(公告)号：EP0817072A3
公开(公告)日：2001-11-14
申请号：EP97304617.0
申请日：1997-06-27
申请人： SUN MICROSYSTEMS, INC.
发明人： Hagersten, Erik E.
IPC分类号： G06F12/08
CPC分类号： G06F12/0817 , G06F12/0813 , G06F2212/2542
摘要： A computer system including one or more processing nodes, each of which includes one or more subnodes is provided. One of the subnodes (the controller subnode) manages the interface between the processing node and the remainder of the computer system. Other subnodes (snooper subnodes) are employed to store access rights for coherency units within the memory. The processing node's memory is logically divided into portions, and each subnode stores access rights for a particular memory portion. When a transaction is initiated within the processing node, the subnode storing the access rights for the coherency unit affected by the transaction analyzes the access rights and determines if the transaction may complete locally within the processing node. If coherency activity is required, the subnode asserts an ignore signal causing the transaction to be omitted while coherency activity is performed to acquire sufficient access rights. The access rights are updated concurrent with reissue of a transaction for which coherency activity is performed. In this manner, the updated access rights are available to subsequent transactions even though the access rights may be stored in a different subnode than the controller subnode (which performs the reissue transaction). In one embodiment, the updated access rights are conveyed within one of the address phases of the reissue transaction. A bytemask field within one of the address phases is used.

26. 发明公开

EP0908825A1 A data-processing system with cc-NUMA (cache coherent, non-uniform memory access) architecture and remote access cache incorporated in local memory 失效
标题翻译：与CC-NUMA的数据处理系统（高速缓存相干的，非均匀存储器存取）架构和包含在本地存储器的高速缓存的远程访问
公开(公告)号：EP0908825A1
公开(公告)日：1999-04-14
申请号：EP97830508.4
申请日：1997-10-10
申请人： BULL HN INFORMATION SYSTEMS ITALIA S.p.A.
发明人： Casamatta, Angelo
IPC分类号： G06F12/08
CPC分类号： G06F12/0813 , G06F2212/2542
摘要： In a data-processing system with cc-NUMA architecture comprising a plurality of nodes (1, 2) each constituted by at least one processor (3, 4) intercommunicating with a DRAM-technology local memory (9) by means of a local bus (11), the nodes (1, 2) intercommunicating by means of remote interface bridges (13) and at least one intercommunication ring (14), the at least one processor (3, 4) having access to a system memory space defined by memory addresses, each node comprises a unit (10) for configuring the local memory (9), for uniquely mapping a first portion of the system memory space, which is different for each node, onto a portion of the local memory and for mapping the portion of the system memory space which as a whole is uniquely mapped onto a portion of the local memory of all of the other nodes onto the remaining portion (9A) of the local memory, and a SRAM-technology memory for storing labels (TAG) each associated with a block of data stored in the said remaining portion of local memory and each comprising an index identifying the block and bits indicating a coherence state of the block so that the said remaining portion of local memory in each node constitutes a remote cache of the node.
摘要翻译：与CC-NUMA架构包括节点的多个A的数据处理系统（1，2），每个由至少一个处理器构成（3，4）通过局部总线的方式与DRAM技术的本地存储器（9）互通（11），节点（1,2）通过远程接口桥（13）和至少一个互通环（14）的方式，相互连通，所述至少一个处理器（3，4）能够访问系统存储器空间由下式定义存储器地址，每个节点包括：用于唯一地映射系统存储空间的第一部分配置所述本地存储器（9）的单元（10），所有这些是对于每个节点不同，到本地存储器的一部分和用于映射在其中作为一个整体被唯一地映射到所有其它节点中的本地存储器的到本地存储器的剩余部分（9A）的一部分的系统存储空间，和用于存储标签一个SRAM技术存储器（TAG）的部分剩余升部分存储在所述数据的块相关联的各 OCAL存储器和索引识别所述块的每一个都包括与比特指示所述块的相干状态，从而DASS死所述剩余的在每个节点的本地存储器部分构成该节点的一个远程高速缓存。

27. 发明公开

EP0881579A1 Compteurs de remplacement pour machine avec mémoire à accès non uniforme. 失效
标题翻译： ErsetzungszählerfürMaschine mit nichtuniformen Speicherzugriffen
公开(公告)号：EP0881579A1
公开(公告)日：1998-12-02
申请号：EP98401148.6
申请日：1998-05-14
申请人： BULL S.A.
发明人： Bordaz, Thierry , Sorace, Jean-Dominique
IPC分类号： G06F12/08
CPC分类号： G06F12/082 , G06F12/0813 , G06F2212/2542
摘要： Une machine avec mémoire à accès non uniforme et cohérence antémémoire, est constituée de plusieurs modules (10,20,40,60) chaque module comprenant un organe (6,26,46,66), l'organe (6) au moins comprenant une table (8) pour gérer des accès locaux à une partie de mémoire (5') locale au module (10) et une table (9) pour gérer des accès à une partie de mémoire (25',45',65') distante au module (10), au moyen d'un bus système (7). La machine comprend:

un compteur (81) de remplacements dans la table (8) et un compteur (83) d'accès à la table (8);
un compteur (91) de remplacements dans la table (9) et un compteur (93) d'accès à la table (9).

Les compteurs de remplacements et d'accès permettent d'optimiser la taille des tables (8) et (9) et ou les stratégies de correspondance entre adresses virtuelles et adresses physiques.
摘要翻译：机器生产的方法涉及几个模块（10,20,40,60）。模块（10）例如具有至少具有两部分的物理存储器（5），包含驻留在模块（10）中的数据块的第一部分和包含数据块的副本的第二部分（15）驻留在其他模块（20,40,60）。该方法涉及给出模块（10）两个表，每个表包含多个预定行。第一表的每一行都被设计为引用驻留在可用物理存储器的第一部分中的块地址，使得它可以与一个或多个其他模块共享（20,40,60）。第一表的每一行还通过替代来自另一个模块的请求（20,40,60）来引用驻留在物理存储器的第一部分中的另一块地址。第二表（RCT）（9）的每行被设计为引用驻留在另一个模块（20,40,60）中的块地址，其中可以在物理存储器的第一部分（15）的位置处访问副本对应于这一行。第二表的每一行还通过根据来自模块的访问请求进行替换来引用驻留在另一模块（20,40,60）中的另一块地址。

28. 发明公开

EP0881574A1 Dispositif d'instrumentation pour machine avec mémoire à accès non uniforme. 失效
标题翻译： Instrumentationanordnungfüreine Maschine mit nichtuniformen Speicherzugriffen
公开(公告)号：EP0881574A1
公开(公告)日：1998-12-02
申请号：EP98401147.8
申请日：1998-05-14
申请人： BULL S.A.
发明人： Bordaz, Thierry , Sorace, Jean-Dominique
IPC分类号： G06F11/34 , G06F12/08
CPC分类号： G06F11/348 , G06F12/0813 , G06F2201/87 , G06F2201/88 , G06F2201/885 , G06F2212/2542
摘要： Une machine avec mémoire à accès non uniforme et cohérence antémémoire, est constituée de plusieurs modules (10,20,40,60) chaque module comprenant un organe (6,26,46,66), l'organe (6) au moins comprenant une table (8) pour gérer des accès locaux à une partie de mémoire (5') locale au module (10) et une table (9) pour gérer des accès à une partie de mémoire (25',45',65') distante au module (10), au moyen d'un bus système (7). La machine comprend:

un compteur (81) d'accès à la partie de mémoire (5') locale honorés sans transaction avec un module distant;
un compteur (82) d'accès à la partie de mémoire (5') locale manqués accompagné d'au moins une transaction avec un module distant;
un compteur (91) d'accès à la partie de mémoire (25',45',65') distante honorés sans transaction avec un module distant;
un compteur (92) d'accès à la partie de mémoire (25',45',65') distante manqués accompagné d'au moins une transaction avec un module distant.
摘要翻译：机器具有不均匀的存取存储器，其包括多个模块（10,20,40,60），每个模块具有一部分（6,26,46,66）。部分（6）至少包括用于管理对模块（10）本地的存储器（5）的一部分的本地访问的表（8）和用于管理对存储器的一部分的访问的表（9），远程用于模块（10），经由总线系统（7）。该机器包括用于访问本地存储器（5）的一部分的计数器（81），而不需要与远程模块交易。用于访问本地存储器部分（5）的计数器至少需要与远程模块进行交易。用于访问远程存储器部件的计数器，而不需要与远程模块进行交易。用于访问需要与远程模块进行交易的远程内存部件的计数器。

29. 发明公开

EP0817042A2 A multiprocessing system including an apparatus for optimizing spin-lock operations 失效
标题翻译： Multiprozessorsystem mit Vorrichtung zur Optimierung von Spin-Lock-Operationen
公开(公告)号：EP0817042A2
公开(公告)日：1998-01-07
申请号：EP97304611.3
申请日：1997-06-27
申请人： SUN MICROSYSTEMS, INC.
发明人： Hagersten, Erik E.
IPC分类号： G06F9/46 , G06F12/08
CPC分类号： G06F12/0828 , G06F9/466 , G06F12/0813 , G06F2212/2542
摘要： A multiprocessing system having a plurality of processing nodes interconnected by an interconnect network. To optimize performance during spin-lock operations, a home agent prioritizes the servicing of read-to-own (RTO) transaction requests over the servicing of certain read-to-share (RTS) transaction requests, even if the RTO transaction requests are received by the processing node after receipt of the RTS transaction requests. In one implementation, this is accomplished by providing a first queue within the home agent for receiving RTO transaction requests conveyed via the interconnect network which is separate from a second queue for receiving RTS transaction requests. The queues may each be implemented with FIFO buffers. A home agent control unit is configured to service a pending RTO transaction request within the RTO queue before servicing an RTS transaction request in the second queue, even though the RTS transaction request was received by the processing node from the interconnect network prior to receiving the RTO transaction request.
摘要翻译：具有通过互连网络互连的多个处理节点的多处理系统。为了优化自旋锁定操作期间的性能，归属代理通过对特定读/写（RTS）事务请求的服务来优先处理对自己（RTO）事务请求的服务，即使接收到RTO事务请求由处理节点收到RTS事务请求后。在一个实现中，这通过在归属代理中提供第一队列来实现，用于接收经由互连网络传送的RTO事务请求，该互连网络与用于接收RTS事务请求的第二队列分开。每个队列可以使用FIFO缓冲区来实现。归属代理控制单元被配置为在服务于第二队列中的RTS事务请求之前，在RTO队列内服务待处理的RTO事务请求，即使在接收到RTO之前，处理节点从互连网络接收到RTS事务请求交易请求。

30. 发明公开

EP0780770A1 Hybrid numa coma caching system and methods for selecting between the caching modes 失效
标题翻译：混合型numa昏迷缓存系统和在缓存模式之间进行选择的方法
公开(公告)号：EP0780770A1
公开(公告)日：1997-06-25
申请号：EP96309360.4
申请日：1996-12-20
申请人： SUN MICROSYSTEMS, INC.
发明人： Wood, David , Hagersten, Erik
IPC分类号： G06F12/08
CPC分类号： G06F12/0811 , G06F12/0813 , G06F12/0817 , G06F2212/2542 , G06F2212/272
摘要： The present invention provides a hybrid Non-Uniform Memory Architecture (NUMA) and Cache-Only Memory Architecture (COMA) caching architecture together with a cache-coherent protocol for a computer system having a plurality of sub-systems coupled to each other via a system interconnect. In one implementation, each sub-system includes at least one processor, a page-oriented COMA cache and a line-oriented hybrid NUMA/COMA cache. Such a hybrid system provides flexibility and efficiency in caching both large and small, and/or sparse and packed data structures. Each sub-system is able to independently store data in COMA mode or in NUMA mode. When caching in COMA mode, a sub-system allocates a page of memory space and then stores the data within the allocated page in its COMA cache. Depending on the implementation, while caching in COMA mode, the sub-system may also store the same data in its hybrid cache for faster access. Conversely, when caching in NUMA mode, the sub-system stores the data, typically a line of data, in its hybrid cache.
摘要翻译：本发明提供了一种用于计算机系统的混合非均匀存储器体系结构（NUMA）和仅缓存存储器体系结构（COMA）缓存体系结构，以及用于具有经由系统彼此耦合的多个子系统的计算机系统的缓存一致性协议互连。在一个实现中，每个子系统包括至少一个处理器，面向页面的COMA高速缓存和面向行的混合NUMA / COMA高速缓存。这种混合系统在缓存大型和小型以及/或者稀疏和打包的数据结构时提供了灵活性和效率。每个子系统都能够以COMA模式或NUMA模式独立存储数据。当以COMA模式缓存时，子系统分配一页内存空间，然后将数据存储在其分配的页面中的COMA缓存中。根据实施情况，在COMA模式下进行缓存时，子系统也可能会在其混合缓存中存储相同的数据以便更快地访问。相反，当以NUMA模式缓存时，子系统将数据（通常是一行数据）存储在其混合缓存中。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式