专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN104285298A 半导体装置及半导体装置的制造方法无效
公开(公告)号：CN104285298A
公开(公告)日：2015-01-14
申请号：CN201280073164.6
申请日：2012-09-13
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L29/06 , H01L29/78
CPC分类号： H01L29/7395 , H01L21/265 , H01L21/26506 , H01L21/268 , H01L21/304 , H01L21/30604 , H01L21/30608 , H01L21/324 , H01L29/0619 , H01L29/0661 , H01L29/0834 , H01L29/36 , H01L29/404 , H01L29/66333
摘要：本发明提供的半导体装置及半导体装置的制造方法中，n-型晶片从正面侧起依次设有n-漂移区(2)、n场阻断区(3)以及n-型FZ晶片(1)。终端构造部(26)设置于n-型晶片的各个成为芯片的区域的芯片外周部(B)中，并将芯片内周部(A)中的活性区(27)包围。通过形成从n-型晶片的背面到达n场阻断区(3)的沟槽(25)，从而使芯片内周部(A)的厚度(ta)小于芯片外周部(B)的厚度(tb)。p集电极区(11)与n-型FZ晶片(1)及n场阻断区(3)连接。集电极电极(12)与p集电极区(11)连接。终端构造部(26)中的集电极电极(12)与n场阻断区(3)之间的第2距离(x1b)，大于活性区(27)中的集电极电极(12)与n场阻断区(3)之间的第1距离(x1a)。

2. 发明公开

CN117650157A 半导体装置审中-实审
公开(公告)号：CN117650157A
公开(公告)日：2024-03-05
申请号：CN202310911743.3
申请日：2023-07-24
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L29/06 , H01L29/40 , H01L29/739 , H01L21/331
摘要：本发明提供一种抑制二极管部的骤回并且缓和沟槽部下端处的电场强度的半导体装置。该半导体装置具备：多个沟槽部，其从半导体基板的上表面设置到比基区更靠下方的位置，并且在半导体基板的上表面沿第一方向并列地配置；以及第二导电型的第一下端区域，其配置于第一深度位置，且与两个以上的沟槽部的下端相接地设置；第二下端区域，其配置于第一深度位置，并且配置于不与第一下端区域重叠的位置，第二下端区域包括第一导电型的区域和掺杂浓度比第一下端区域的掺杂浓度低的第二导电型的区域中的至少一者。

3. 发明授权

CN104221152B 半导体装置以及半导体装置的制造方法失效
公开(公告)号：CN104221152B
公开(公告)日：2017-10-10
申请号：CN201380018951.5
申请日：2013-06-13
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L29/739 , H01L21/336 , H01L21/76 , H01L29/06 , H01L29/78
摘要：本发明提供一种半导体装置以及半导体装置的制造方法，设置于活性区域(110)的耐压结构部(120)侧的终端部(110a)的终端p基极区域(2‑1)的深度比终端p基极区域(2‑1)内侧的p型基极区域(2)的深度要深。在半导体基板的一个主面的整个表面层设置有从半导体基板的一个主面开始到终端p基极区域(2‑1)的底部下方深度在20μm以内的n型高浓度区域(1c)。n型高浓度区域(1c)的杂质浓度n1与n‑型漂移区域(1)的杂质浓度n2的比满足1.0＜n1/n2≦5.0。由此，能够减小元件的动作温度较高时的反向漏电流，并且能改善通态电压与开关损耗之间的权衡关系，抑制关断时集电极电压突增的峰值电压。

4. 发明授权

CN102986011B 半导体器件的制造方法失效
公开(公告)号：CN102986011B
公开(公告)日：2016-05-11
申请号：CN201080067995.3
申请日：2010-08-12
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L21/336 , H01L21/02 , H01L29/739 , H01L29/78
CPC分类号： H01L29/66333 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0834 , H01L29/7395
摘要：制备镜面抛光的CZ晶片和FZ晶片（1）。在CZ晶片的第一主表面的表面层上形成作为第一隔离区部分（21）的第一杂质区。将CZ晶片的第一主表面和FZ晶片（1）的第一主表面粘合在一起。通过分子间结合来结合CZ晶片的第一主表面和FZ晶片（1）的第一主表面。在FZ晶片（1）的第二主表面的表面层上形成作为第二隔离区部分（22）的第二杂质区。通过热处理扩散第一杂质区和第二杂质区来形成硅贯通隔离区（20），从而使第一杂质区和第二杂质区变成一个连接区。

5. 发明公开

CN116529882A 半导体装置审中-实审
公开(公告)号：CN116529882A
公开(公告)日：2023-08-01
申请号：CN202280007733.0
申请日：2022-03-01
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L25/07
摘要：本发明的半导体装置包括：第1导电图案；第2导电图案；第1半导体芯片，其形成有在背面具有高电位侧电极、在正面具有低电位侧电极的开关元件，且配置于所述第1导电图案；第2半导体芯片，其形成有在背面具有阴极电极、在正面具有阳极电极的二极管元件，且配置于所述第1导电图案；第1导线，其将所述低电位侧电极与所述第2导电图案连接；以及第2导线，其将所述阳极电极与所述第2导电图案连接，并且具有与所述第1导线的长度大致相等的长度，所述第1半导体芯片和所述第2半导体芯片沿着第1方向配置于所述第1导电图案，所述第1导线和所述第2导线与正交于所述第1方向的第2方向平行，所述第1方向是与所述第1导电图案的规定的边平行的方向，所述半导体装置包含：n个(n为多个)所述第1半导体芯片；所述n个所述第2半导体芯片；多个所述第1导线；以及多个所述第2导线，所述n个第1半导体芯片和所述n个第2半导体芯片在所述第1导电图案中沿着所述第1方向排列成2列，所述2列的每一列中，分别包含至少1个所述第1半导体芯片和至少1个所述第2半导体芯片。

6. 发明公开

CN104303285A 半导体装置以及半导体装置的制造方法失效
公开(公告)号：CN104303285A
公开(公告)日：2015-01-21
申请号：CN201380024778.X
申请日：2013-07-10
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L21/76 , H01L21/336 , H01L29/739 , H01L29/78
CPC分类号： H01L29/7395 , H01L21/265 , H01L21/26506 , H01L21/324 , H01L21/761 , H01L29/0619 , H01L29/1095 , H01L29/32 , H01L29/404 , H01L29/66333
摘要：本发明可以提供一种反向阻断IGBT，其在n-型漂移区域(1)内部设有n型低寿命调整区域(1b)，该n型低寿命调整区域(1b)与终端p基极区域(2-1)以及p型保护环(7)间隔开设置，与终端p基极区域(2-1)或p型保护环(7)的底面相比，位于距离衬底表面更深的位置。n型低寿命调整区域(1b)的载流子寿命低于n-型漂移区域(1)的载流子寿命。可以在抑制关断损耗和导通电压间平衡关系劣化的同时，抑制高温反向漏电流和关断损耗的増大。

7. 发明公开

CN104221152A 半导体装置以及半导体装置的制造方法失效
公开(公告)号：CN104221152A
公开(公告)日：2014-12-17
申请号：CN201380018951.5
申请日：2013-06-13
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L29/739 , H01L21/336 , H01L21/76 , H01L29/06 , H01L29/78
摘要：本发明提供一种半导体装置以及半导体装置的制造方法，设置于活性区域(110)的耐压结构部(120)侧的终端部(110a)的终端p基极区域(2-1)的深度比终端p基极区域(2-1)内侧的p型基极区域(2)的深度要深。在半导体基板的一个主面的整个表面层设置有从半导体基板的一个主面开始到终端p基极区域(2-1)的底部下方深度在20μm以内的n型高浓度区域(1c)。n型高浓度区域(1c)的杂质浓度n1与n-型漂移区域(1)的杂质浓度n2的比满足1.0＜n1/n2≦5.0。由此，能够减小元件的动作温度较高时的反向漏电流，并且能改善通态电压与开关损耗之间的权衡关系，抑制关断时集电极电压突增的峰值电压。

8. 发明公开

CN102986011A 半导体器件的制造方法失效
公开(公告)号：CN102986011A
公开(公告)日：2013-03-20
申请号：CN201080067995.3
申请日：2010-08-12
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L21/336 , H01L21/02 , H01L29/739 , H01L29/78
CPC分类号： H01L29/66333 , H01L29/0619 , H01L29/0623 , H01L29/0661 , H01L29/0834 , H01L29/7395
摘要：制备镜面抛光的CZ晶片和FZ晶片（1）。在CZ晶片的第一主表面的表面层上形成作为第一隔离区部分（21）的第一杂质区。将CZ晶片的第一主表面和FZ晶片（1）的第一主表面粘合在一起。通过分子间结合来结合CZ晶片的第一主表面和FZ晶片（1）的第一主表面。在FZ晶片（1）的第二主表面的表面层上形成作为第二隔离区部分（22）的第二杂质区。通过热处理扩散第一杂质区和第二杂质区来形成硅贯通隔离区（20），从而使第一杂质区和第二杂质区变成一个连接区。

9. 发明公开

CN110233581A 电力变换装置无效
公开(公告)号：CN110233581A
公开(公告)日：2019-09-13
申请号：CN201910067980.X
申请日：2019-01-24
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H02M7/48 , H02M7/5387 , H02M1/32
摘要：提供一种电力变换装置，其包括第1半导体开关和第2半导体开关进行了串联的开关部，并具备设置有与所述第1半导体开关和第2半导体开关的连接点连接的输出端子的N(N为3以上的整数)个半导体模块，其中，所述N个半导体模块以所述输出端子相互接近的方式被配置，并具备以使得对所述N个半导体模块中的第1半导体模块的输出端子和第2半导体模块的输出端子进行连接的配线的电感和对所述N个半导体模块中的第1半导体模块的输出端子和第3半导体模块的输出端子进行连接的配线的电感大致相等的方式而连接的输出汇流排。

10. 发明授权

CN104303285B 半导体装置以及半导体装置的制造方法失效
公开(公告)号：CN104303285B
公开(公告)日：2017-03-01
申请号：CN201380024778.X
申请日：2013-07-10
申请人：富士电机株式会社
发明人：鲁鸿飞
IPC分类号： H01L21/76 , H01L21/336 , H01L29/739 , H01L29/78
CPC分类号： H01L29/7395 , H01L21/265 , H01L21/26506 , H01L21/324 , H01L21/761 , H01L29/0619 , H01L29/1095 , H01L29/32 , H01L29/404 , H01L29/66333
摘要：本发明可以提供一种反向阻断IGBT，其在n-型漂移区域(1)内部设有n型低寿命调整区域(1b)，该n型低寿命调整区域(1b)与终端p基极区域(2-1)以及p型保护环(7)间隔开设置，与终端p基极区域(2-1)或p型保护环(7)的底面相比，位于距离衬底表面更深的位置。n型低寿命调整区域(1b)的载流子寿命低于n-型漂移区域(1)的载流子寿命。可以在抑制关断损耗和导通电压间平衡关系劣化的同时，抑制高温反向漏电流和关断损耗的増大。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式