专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

CN118783956A 两级结构锁相环及电子装置审中-公开
公开(公告)号：CN118783956A
公开(公告)日：2024-10-15
申请号：CN202310358477.6
申请日：2023-03-28
申请人：深圳市中兴微电子技术有限公司
发明人：万子祥
IPC分类号： H03L7/23 , H03L7/08 , H03L7/18
摘要：本申请实施例提供了一种两级结构锁相环及电子装置，该两级结构锁相环包括：第一级锁相环和第二级锁相环，其中，第二级锁相环包括第二前馈电路和第二负反馈电路，第二负反馈电路包括多模分频模块和控制单元，第二级锁相环通过控制单元控制多模分频模块以第一工作模式或第二工作模式工作，在第一工作模式下通过第二多模分频器对第二时钟进行分频处理，在第二工作模式下关闭第二多模分频器。本申请实施例可以解决针对相关技术中传统结构锁相环电路功耗高、性能低的问题，通过让第二多模分频器休眠的方式消除了分频器高频工作带来的高功耗，降低了系统整体功耗。

2. 发明公开

CN116961645A 时钟电路审中-实审
公开(公告)号：CN116961645A
公开(公告)日：2023-10-27
申请号：CN202310976053.6
申请日：2023-08-03
申请人：思瑞浦微电子科技(上海)有限责任公司
发明人：刘远 , 张林 , 赵一鸣 , 宋红东
IPC分类号： H03L1/02 , H03L7/23 , H03L7/087 , H03L7/099
摘要：本发明公开了一种时钟电路，包括：第一数字锁相环、第二数字锁相环、第一参考时钟产生模块、系统时钟产生模块以及补偿模块。第一参考时钟产生模块产生输送至第一鉴频鉴相器的第一参考时钟信号；系统时钟产生模块产生输送至第一数控振荡器和第二数控振荡器的系统时钟信号；补偿模块基于第一参考时钟信号与第一分频器产生的第一分频信号之间的时间信息补偿第二分频器的分频比。根据本发明的时钟电路，通过补偿模块对第一参考时钟信号与第一分频器产生的第一分频信号的时间信息进行数据处理产生误差信息以对数字锁相环内的分频比或数控振荡器的频率控制字进行补偿，可以等效消除系统时钟信号由于温度变化导致的频率漂移，从而使输出信号的频率保持稳定。

3. 发明授权

CN110830034B 用于雷达芯片同步的设备和方法有权转让
公开(公告)号：CN110830034B
公开(公告)日：2023-10-20
申请号：CN201910741912.7
申请日：2019-08-13
申请人：亚德诺半导体国际无限责任公司
发明人： P·C·达托
IPC分类号： H03L7/07 , H03L7/081 , H03L7/23
摘要：本公开涉及用于雷达芯片同步的设备和方法。在某些实施方式中，参考时钟信号被分配给两个或更多个半导体芯片，每个半导体芯片包括至少一个数据转换器。两个或更多个芯片包括产生数据转换器同步信号的主芯片，以及处理数据转换器同步信号以对准芯片上的数据转换操作的定时例如以获得高度数字采样的定时相干性的的至少一个从芯片。在某些实施方式中，芯片对应于雷达系统的雷达芯片，而数据转换器同步信号对应于模数转换器(ADC)同步信号。芯片对应于雷达系统的雷达芯片，而数据转换器同步信号对应于模数转换器(ADC)同步信号。另外，主雷达芯片产生斜坡同步信号，以同步雷达芯片的传输顺序和/或提供ADC时钟信号的相位对准。

4. 发明授权

CN114050825B 多模式自适应内外参考时钟复用分配电路有权
公开(公告)号：CN114050825B
公开(公告)日：2023-02-28
申请号：CN202111278167.0
申请日：2021-10-30
申请人：西南电子技术研究所(中国电子科技集团公司第十研究所)
发明人：马力科 , 郑百衡 , 孙德荣 , 邱伟 , 彭智
IPC分类号： H03L7/23
摘要：本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。

5. 发明公开

CN115333530A 多模式数据驱动型时钟恢复方法和装置审中-实审
公开(公告)号：CN115333530A
公开(公告)日：2022-11-11
申请号：CN202211013382.2
申请日：2018-05-22
申请人：康杜实验室公司
发明人：阿明·塔亚丽 , 阿里·霍马提
IPC分类号： H03L7/08 , H03L7/081 , H03L7/089 , H03L7/093 , H03L7/099 , H03L7/23
摘要：本发明公开多模式数据驱动型时钟恢复方法和装置，所述方法包括：在数据接收的向量信令模式下：利用多个向量信令比较器从多个相互正交的子信道输出生成多个数据驱动型相位误差信号；从所述多个数据驱动型相位误差信号生成复合数据驱动型相位误差信号，以调整用于对所述多个相互正交的子信道输出进行采样的本地压控振荡器；在数据接收的不归零信令模式下：将所述向量信号比较器中的一个或多个向量信号比较器操作为不归零模式比较器；为每个不归零模式比较器从相应的差分输入信号生成不归零输出，并根据所述不归零输出的相位误差测量对用于对所述不归零输出进行采样的相应压控振荡器进行调整。

6. 发明公开

CN114050825A 多模式自适应内外参考时钟复用分配电路有权
公开(公告)号：CN114050825A
公开(公告)日：2022-02-15
申请号：CN202111278167.0
申请日：2021-10-30
申请人：西南电子技术研究所(中国电子科技集团公司第十研究所)
发明人：马力科 , 郑百衡 , 孙德荣 , 邱伟 , 彭智
IPC分类号： H03L7/23
摘要：本发明公开的一种多模式自适应内外参考时钟复用分配电路，能自适应复用内外参考时钟，且具备时钟分频分配能力。本发明通过下述技术方案实现：FPGA以含PLL资源的锁定指示信号和接地调试接口控制电路输入模式信号作为判决条件，判断工作模式和外部参考时钟是否正常，通过逻辑判决输出选通信号信号，选择内部或外部参考时钟到次级锁相环电路，实现内外参考时钟自适应复用；末级时钟分配网络对次级锁相环电路输出时钟进行分频，为板级各电路组件提供分频时钟，分别得到各组电路组件的具体时钟频率，以及自适应调试模式、正常工作模式、外参考异常模式和外参考恢复模式等多种工作模式下的参考时钟复用，完成到模块内各电路组件输出时钟的分频和分配。

7. 发明公开

CN113692708A 用于产生可控频率的产生器和方法审中-实审
公开(公告)号：CN113692708A
公开(公告)日：2021-11-23
申请号：CN202080029192.2
申请日：2020-02-24
申请人：赛米布洛克斯公司
发明人：迈克尔·范·埃尔扎克 , 罗伯·范·德瓦尔克 , 基斯·范·纽堡
IPC分类号： H03L7/23 , H03L7/16 , H03L7/087 , H03L7/099 , H03L7/113 , H03L1/02
摘要：产生具有一可控频率的一信号可能为功能非常多样化的不同电子电路中有用的一电子构建区块。本发明为一种用于产生具有一可控频率的一可控信号的频率产生器，其包含：一频率比值产生器，其经配置用于产生一频率比值，该频率比值产生器包含：一输入，其经组态用于接收该可控信号；一第一可控频率分频器(110)，其经配置用于产生一第一分频信号(115)，该第一分频信号具有一第一分频频率，该第一分频频率实质上为该可控频率除以一第一频率比值信号；一转换器，其经配置用于基于该第一分频信号产生具有该第一分频频率的一激励信号(129)，其中将该激励信号提供至共振器以激励该共振器；一共振器，其经配置用于产生具有一第一共振频率的一共振信号，其中该共振器由该激励信号激励；一第一频率相位侦测器(150)，其经配置用于基于该第一分频频率与该第一共振频率之间的一第一频率相位差来产生一第一相位差信号(155)；一第一内部回路滤波器(160)，其经配置用于产生该第一频率比值信号；及一输出，其经组态用于基于指示该可控频率与该第一共振频率之间的该频率比值的该第一频率比值信号来提供一频率比值信号；其中一第一频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中一第二频率比值产生器回路由该第一可控频率分频器、该第一分频信号、该转换器、该激励信号、该共振器、该共振信号、该第一频率相位侦测器、该第一相位差信号、该第一内部回路滤波器和该第一频率比值信号形成；其中该第一内部回路滤波器对该第一相位差信号进行滤波，使得防止该些频率比值产生器回路的不稳定性；且其中该频率产生器进一步包含：一比较器，其经配置用于基于该频率比值与一目标比值的比较来产生一比较信号；以及一可控振荡器电路，其包含：连接器，其用于连接用于产生具有一振荡器频率的一振荡信号的一振荡器；及一PLL，其经配置用于基于该振荡频率产生具有该可控频率的该可控信号，其中基于该比较信号来对该振荡器频率进行调适。

8. 发明授权

CN109075795B 脉冲移位电路和频率合成器有权
公开(公告)号：CN109075795B
公开(公告)日：2021-10-29
申请号：CN201780014557.2
申请日：2017-02-20
申请人：三菱电机株式会社
发明人：中沟英之 , 桧枝护重 , 水谷浩之 , 田岛贤一
IPC分类号： H03L7/197 , H03L7/23 , H03M3/02
摘要：以往的失真脉冲移位电路存在不使用重置信号就不能控制脉冲信号的输出时刻的问题。本发明的脉冲移位电路具有：积分器，其按照每个时钟对被输入的第1信号进行累计；量化器，其被输入第2信号，在积分器的累计值与第2信号的信号值相等或者超过第2信号的信号值的情况下输出脉冲信号；延迟电路，其使脉冲信号延迟；变换器，其设于延迟电路的前级或者后级，将脉冲信号的信号值变换成第2信号的信号值；减法器，其从被输入到积分器的第1信号的信号值减去由变换器变换后的脉冲信号的信号值；以及输入信号控制电路，其被输入第3信号，与积分器相比配置于前级，将与第3信号对应的信号值和被输入到积分器的第1信号相加，或者按照与第3信号对应的时钟量，中断将第1信号输入到积分器。

9. 发明公开

CN112019212A 锁相环中的参考时钟频率变化处理审中-公开转让
公开(公告)号：CN112019212A
公开(公告)日：2020-12-01
申请号：CN202010482207.2
申请日：2020-05-29
申请人：硅谷实验室公司
发明人：龚雪梅 , 詹姆斯·D·巴尼特 , 克里希南·巴拉克里什南
IPC分类号： H03L7/093 , H03L7/23
摘要：一种用于操作锁相环的方法，包括基于输入时钟信号和反馈时钟信号来产生相位差信号。该方法包括基于相位差信号对环滤波器输入信号进行滤波以生成环滤波器的输出信号。反馈时钟信号基于环滤波器的输出信号。该方法包括响应于在不存在超频事件的情况下检测到灾难性的循环失误事件而将锁相环的输出时钟信号的频率从第一频率转变为目标频率。

10. 发明授权

CN106856404B 一种数模双环混合控制结构的锁相环有权
公开(公告)号：CN106856404B
公开(公告)日：2020-05-15
申请号：CN201611205468.X
申请日：2016-12-23
申请人：中国科学技术大学
发明人：程立 , 黄鲁
IPC分类号： H03L7/23
摘要：本发明公开了一种数模双环混合控制结构的锁相环，包括：数字控制环路，模拟控制环路，环路切换控制电路，数模混合控制振荡器和分频器；其中：数字控制环路用于实现频率的初步锁定，模拟控制环路用于频率微调和相位锁定，环路切换控制电路用于根据模拟控制环路输出的模拟控制信号的大小来控制数字环路和模拟环路之间的相互切换；数模混合控制振荡器根据数字控制环路或者模拟控制环路输出的控制信号来输出相应的振荡频率，且由分频器分频后再输入至数字控制环路与模拟控制环路。该锁相环具有频率调节范围宽、锁频精度高、功耗低、面积小、设计简单等优点。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式